ARM系列處理器體系結構

ARM是Advanced RISC Machines的縮寫，顧名思義，ARM處理器自然也是一種典型的精簡指令集處理器。

2、ARM處理器當前只要有6個系列產(chǎn)品：ARM7、ARM9、ARM9E、ARM10E、SecurCore及最新的ARM11系列。進一步的產(chǎn)品則來自于ARM公司的合作伙伴，如Intel公司的StrongARM產(chǎn)品和XScale微體系結構等，不過Intel公司已經(jīng)于2006年將該架構出售給Marvell Technology Group Ltd了。ARM公司還把ARM IP Core提供給其它芯片設計公司用于設計ARM+DSP、ARM+FPGA等SOC結構的芯片

3、在ARM處理器內(nèi)核中有多個功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的不同要求來配置生產(chǎn)。這些模塊分別用T、D、M、I、E、J、S等來表示，這些模塊一般從處理器的內(nèi)核版本上可以區(qū)分出來。

T：表示支持Thumb指令，說明該內(nèi)核可從16位Thumb指令集擴充到32位ARM指令集。

D：表示支持Debug，說明該內(nèi)核中放置了用于調(diào)試的結構，通常它為一個邊界掃描鏈JTAG，可使CPU進入調(diào)試模式，從而方便地進行斷點設置、單步調(diào)試。

M：表示Multiplier，說明處理器內(nèi)部帶有8位乘法器。

I：表示Embedded ICE(內(nèi)置仿真器) Logic，用于實現(xiàn)斷點觀測及變量觀測的邏輯電路部分，其中的TAP控制器可接入到邊界掃描鏈。

E：表示DSP Enhancement，即增加了前導零處理和飽和運算等一些常用的DSP運算指令，極大地改善音視頻處理程序的性能。

J：表示Jazelle DXB(Direct Bytecode eXecution)，這是ARM公司推出的Java加速解決方案。Jazelle不是一個簡單的加速硬件，它是融入于處理器流水線之中的一項專門針對Java指令執(zhí)行的硬件功能，使得CPU可以直接接收一部分Java指令，并加以譯碼執(zhí)行。

S：表示可綜合的軟核softcore。

4、ARM7處理器：ARM7處理器采用了ARMV4T(馮-諾依曼)體系結構，這種體系結構將程序指令存儲器和數(shù)據(jù)存儲器合并在一起。主要特點就是程序和數(shù)據(jù)共用一個存儲空間，程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置，采用單一的地址和數(shù)據(jù)總線，程序指令和數(shù)據(jù)的寬度相同。這樣，處理器在執(zhí)行指令時，必須先從存儲器中取出指令進行譯碼，再取操作數(shù)執(zhí)行運算?？傮w來說，ARM7體系結構具有三級流水線、空間統(tǒng)一的指令與數(shù)據(jù)Cache、平均功耗為0.6mW/MHz、時鐘速度為66MHz、每條指令平均執(zhí)行1.9個時鐘周期等特性。其中的ARM710、ARM720和AEM740為內(nèi)帶Cache的ARM核。目前主流的ARM內(nèi)核是ARM7TDMI、ARM7TDMI-S、ARM7EJ-S、ARM720T。通常來說，前兩三年大部分手機基帶部分的應用處理器基本上都以ARM7為主。還有很多的通信模塊，如CDMA模塊、GPRS模塊和GPS模塊中都含有ARM7處理器。

5、ARM9、ARM9E處理器：ARM9處理器采用ARMV4T(哈佛)體系結構。這種體系結構是一種將程序指令存儲器和數(shù)據(jù)存儲器分開的存儲器結構，是一種并行體系結構。其主要特點是程序和數(shù)據(jù)存儲在不同的存儲空間中，即程序存儲器和數(shù)據(jù)存儲器。它們是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問。與兩個存儲器相對應的是系統(tǒng)的4套總線，程序的數(shù)據(jù)總線和地址總線，數(shù)據(jù)的數(shù)據(jù)總線和地址總線。這種分離的程序總線和數(shù)據(jù)總線可允許在一個機器周期內(nèi)同時獲取指令字和操作數(shù)，從而提高了執(zhí)行速度，使數(shù)據(jù)的吞吐量提高了已一倍。又由于程序和數(shù)據(jù)存儲器在兩個分開的物理空間中，因而取指和執(zhí)行能完全重疊。ARM采用五級流水線及分離的Cache結構，平均功耗為0.7mW/MHz。時鐘速度為120~200MHz，每條指令平均執(zhí)行1.5個時鐘周期。其中，ARM920、ARM940和ARM9E處理器均為含有Cache的CPU內(nèi)核，性能為132MIPS(120MHz時鐘，3.3V供電)或200MIPS(200MHz時鐘)。常用于無線設備、儀器儀表、聯(lián)網(wǎng)設備、機頂盒設備、高端打印機以及數(shù)碼相機等應用中。ARM9E內(nèi)核在ARM內(nèi)核的基礎上增加了緊密耦合存儲器的TCM及DSP部分。目前主流的ARM9內(nèi)核是ARM920T、ARM922T、ARM940。主流的ARM9E內(nèi)核有ARM926EJ-S、ARM946SJ-S、ARM966EJ-S等。目前市場上常見的PDA，比如說PocketPC中一般都是用ARM9處理器。

10、ARM10E處理器：ARM10E處理器采用ARMVST體系結構，可以分為6級流水線處理，采用指令與數(shù)據(jù)分離的Cache結構，平均功耗1000mW，時鐘速度為300MHz，每條指令平均執(zhí)行1.2個時鐘周期。ARM10TDMI與所有的ARM核在二進制級代碼中兼容，內(nèi)帶高速32*16MAC，預留DSP協(xié)處理器接口。其中的VFP10(向量浮點單元)為七級流水線結構。其中的ARM1020T處理器是由ARM10TDMI、32KB指令、數(shù)據(jù)Caches及MCU部分構成的。其系統(tǒng)時鐘高達300MHz，指令Cache和數(shù)據(jù)Cache分別為32KB，數(shù)據(jù)寬度為64位，能夠支持多種商用操作系統(tǒng)，適用于下一代高性能手持式因特網(wǎng)設備及數(shù)字式消費類應用。主流的ARM10內(nèi)核是ARM1020E、ARM1022E，ARM1026EJ-S等。

11、SecurCore處理器：SecurCore系列處理器提供了基于高性能的32位RISC技術的安全解決方案，該系列處理器具有體積小、功耗低、代碼密度大和性能高等特點。另外最為特別的就是該系列處理器提供了安全解決方案的支持。采用軟內(nèi)核技術，以提供最大限度的靈活性，以及防止外部對其進行掃描探測，提供面向智能卡的和低成本的存儲保護單元MPU，可以靈活地集成用戶自己的安全特性和其他的協(xié)處理器，目前含有SC100、SC110、SC200、SC210四種產(chǎn)品。

12、StrongARM處理器：StrongARM處理器采用ARMV4T的五級流水線體系結構。目前有SA110、SA1100、SA1110等3個版本。另外，Intel公司的基于ARMV5TE體系結構的XScale PXA27x系列處理器，與StrongARM相比，增加了I/D Cache，并且介入了部分DSP功能，更適合于移動多媒體應用。目前市場上的大部分智能手機的核心處理器就是XScale系列處理器。

13、ARM11處理器：ARM11處理器系列可以在使用130nm代工廠技術、小至2.2 芯片面積和低至0.2mW/MHz的前提下達到高達500MHz的性能表現(xiàn)。ARM11采用的是8級流水線結構。ARM11處理器系列以眾多消費產(chǎn)品市場為目標，推出了許多新的技術，包括針對媒體處理的SIMD，用以提高安全性能的TrustZone技術，智能能源管理(IEM)，以及需要非常高的、可升級的超過2600Dhrystone 2.1 MIPS性能的系統(tǒng)多處理技術。主要的ARM11處理器有ARM136JF-S、ARM1156T2F-S、ARM1176JZF-S、ARM11 MCORE等多種。

1.4 ARM處理器的工作模式

1、BSP：Board Support Package-板級支持包

2、正在執(zhí)行Thumb指令集的處理器是工作在Thumb狀態(tài)下的。同樣，正在執(zhí)行ARM指令集的處理器是工作在ARM狀態(tài)下的。ARM狀態(tài)下的處理器不能執(zhí)行Thumb指令，在Thumb狀態(tài)下的處理器也不能執(zhí)行ARM指令。必須確保處理器不接受對當前來說為錯誤指令集的指令。每個指令集都包括切換處理器狀態(tài)的指令。ARM處理器總是在ARM狀態(tài)下開始執(zhí)行代碼。ARM處理器支持7種處理器模式，取決于體系結構版本。

3、ARM處理器共有7種運行模式，如下表所示：

除了用戶模式外，其它6種處理器模式可以稱為特權模式，在這些模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意的進行處理器模式的切換。其中除了系統(tǒng)模式外的其它5種特權模式又稱為異常模式。處理器模式可以通過軟件來切換，在ARM Linux操作系統(tǒng)中，只有運行在內(nèi)核態(tài)的程序才有可能更改處理器模式，用戶態(tài)的程序是不能訪問受操作系統(tǒng)保護的系統(tǒng)資源的，更不能直接進行處理器模式的切換。當需要處理器模式切換的時候，用戶態(tài)的程序可以中斷，內(nèi)核態(tài)的中斷處理程序開始響應并作出處理。