ARM·嵌入式硬件及接口開發(fā)

【本章內容】

1.了解開發(fā)板的硬件電路設計

2.了解典型的嵌入式系統(tǒng)電路

3.掌握S3C2440下系統(tǒng)時鐘、GPIN，串口的等工作原理

4.掌握ARM中斷處理機制

5.掌握S3C2440處理器下中斷處理流程

【本章結構】

【ARM應用系統(tǒng)設計的概述】

嵌入式應用系統(tǒng)的設計需要在硬件和軟件的設計之間進行權衡與折中，

硬件實現(xiàn)：執(zhí)行速度高，代碼精簡，但是電路的復雜度就比較高

軟件實現(xiàn)：可以執(zhí)行復雜的算法，可以減小硬件設計面積和節(jié)約成本，但是軟件復雜，執(zhí)行速度慢

【S3C2440A】

【體系結構】

*用于手持設備或通用嵌入式應用的集成系統(tǒng)

*32位RISC架構，內含效率高，功能強的ARM920T處理器核

*增強ARM架構的MMU

*指令cache，數(shù)據(jù)cache，write buffer

*高性價比、基于JTAG接口的調試方案

【CPU內核】

*支持ARM和Thumb兩種處理器狀態(tài)

*支持大小兩種字節(jié)序

*具有7種操作模式：用戶模式、FIQ快中斷模式、IRQ外部中斷模式、管理模式、異常中止模式、系統(tǒng)模式、未定義模式

*具有37個寄存器，其中31個通用寄存器，6個程序狀態(tài)寄存器

*具有通用的指令構造方式

【S3C2440A比較重要的片內外圍功能模型包括】

*外部內存控制器

*LCD接口

*3個UART通道/2個SPI通道

*4個DMA通道

*1個I2C通道/1個I2S通道

*1個SD卡/MMC卡接口

*2個USB主機接口/1個USB設備接口

*4個PWM定時器和一個內部定時器

*1個看門狗定時器

*130個可編程I/O口/24個外部中斷源

*電源控制器，支持Normal，Slow，Idle及Power-off等4種模式

*8通道10bitADC和觸摸屏接口

*帶日歷功能的實時時鐘RTC

*帶PLL的片上時鐘發(fā)生器

（以后還需要加深理解的）

UART通信，SPI通信，I2C通信

【S3C2440A存儲系統(tǒng)】

0x0000 0000 -0x3FFF FFFF，1GB為外部可尋址空間 ；

0x4800 0000 -0x5FFF FFFF，為處理器內部的寄存器地址 ；

剩下的地址空間沒有使用（這也就是為什么理論上尋址空間為4GB，但是訪問不到4GB）

s3c2440A對外引出

27根地址線：ADDR0-ADDR26

8根片選信號：nGCS0-nGCS7 （每個片選信號對應一個Bankx）

（片選信號選中時，由bankx控制外設）

【Bank】介紹