HCS12DG制板的一些問題

首先是原理圖的問題，最小系統(tǒng)板（包括CAN，好像就是傳說中清華的那塊板），芯片的外圍濾波和電源的濾波都是經(jīng)典的。不過，都是按8M的設(shè)計(jì)的，目前很多的系統(tǒng)板都是如此。HCS的管腳很多，如何配置利用好，是留下接口還是直接拿來用要量力而行，一般的，SCI肯定要的，LED作指示，SPI，CAN都可以搞上，一個(gè)芯片可以做。PS：上次有個(gè)朋友留言說HCS12DG只能用串聯(lián)晶振方式，是不對(duì)的。串聯(lián)并聯(lián)都可以，而且一般用無源晶振，便宜。
接著談一下PCB。PCB這個(gè)最好按飛思卡爾的DS上的布線布置晶振，PLL的外圍電容，因?yàn)檫@兩個(gè)都直接地影響到系統(tǒng)的穩(wěn)定性。
特別注意：
1、電源要處理干凈。
CU可能產(chǎn)生短暫的能量消耗峰值，類似于一個(gè)脈沖，而脈沖有一個(gè)顯著高頻的傅氏光譜分量，容易產(chǎn)生電磁干擾問題。通常應(yīng)該應(yīng)用一個(gè)0.1uF的電容濾波，而一個(gè)0.01uF的電容應(yīng)該放在每個(gè)電路的電源和接地之間，這個(gè)電容應(yīng)該盡可能靠近每個(gè)IC管腳。除了這些電容，一個(gè)10--470uF的電容也應(yīng)該放在電源穩(wěn)壓前面做儲(chǔ)能。最后，電源和MCU中間添加一個(gè)磁珠除干擾。
2、時(shí)鐘晶振的處理。
布線時(shí)晶振下面最好不好走線。一般用16MHz的晶體來產(chǎn)生8MHZ的基準(zhǔn)時(shí)鐘。頻率越高諧波會(huì)越顯著，晶振要離MCU近，而且外殼需要接地。在高頻很敏感的場(chǎng)合，無用的輸入管腳需要作一些處理，如下拉，上拉等等，還好，飛思的單片機(jī)有51K左右的上拉。
3、接地處理。
地被認(rèn)為是0V，若電動(dòng)勢(shì)失真，那么會(huì)出問題的。因此，必須確保所有的電路引腳都共用一個(gè)參考地，并且這個(gè)參考地是非常穩(wěn)定的。多個(gè)連接點(diǎn)接地可以避免“ 地”的微弱失真，即多點(diǎn)接地。最高級(jí)的做法是“混合接地”即單點(diǎn)接地和多點(diǎn)接地配合使用。它對(duì)各單獨(dú)的數(shù)字、模擬、輸入輸出以及PCB元件都非常重要。比如：SCI LED VSS等每個(gè)小系統(tǒng)都共用一個(gè)單獨(dú)的接地點(diǎn)，而在各個(gè)小系統(tǒng)里采用多點(diǎn)接地。這對(duì)提高系統(tǒng)的穩(wěn)定性有效，特別是高頻時(shí)。