基于單片機(jī)+FPGA頻譜分析儀系統(tǒng)電路設(shè)計(jì)詳解

　　設(shè)計(jì)方案

　　圖1為系統(tǒng)設(shè)計(jì)總體框圖。該系統(tǒng)采用C8051(＄8.5125)系列單片機(jī)中的C8051(＄8.5125)F121作為控制器，CvcloneⅢ系列EP3C40F484C8(＄86.5000)型FPGA為數(shù)字信號(hào)算法處理單元。系統(tǒng)設(shè)計(jì)遵循抽樣定理，在時(shí)域內(nèi)截取一段適當(dāng)長(zhǎng)度信號(hào)，對(duì)其信號(hào)抽樣量化，按照具體的步驟求取信號(hào)的頻譜，并在LCD上顯示信號(hào)的頻譜，同時(shí)提供友好的人機(jī)會(huì)話功能。該系統(tǒng)最小分辨率為1 Hz，可分析帶寬為0~5 MHz的各種信號(hào)。

　　由于單片機(jī)C8051(＄8.5125)F121內(nèi)部集成A／D轉(zhuǎn)換器，能夠有效測(cè)量自動(dòng)增益控制AGC壓差，計(jì)算出對(duì)輸入信號(hào)的放大倍數(shù)；另外，該單片機(jī)內(nèi)置高速控制內(nèi)核和豐富的存儲(chǔ)器，使其能夠控制整個(gè)系統(tǒng)；EP3C40F484C8(＄86.5000)型FPGA內(nèi)置豐富的存儲(chǔ)器資源，確保該系統(tǒng)具有足夠的空間存儲(chǔ)采集的點(diǎn)數(shù)，完成離散傅里葉變換、數(shù)字濾波器、數(shù)字混頻等信號(hào)處理。

　　AGC電路

　　輸入信號(hào)經(jīng)高速A／D采樣，信號(hào)幅度必須滿足A／D的采樣范圍，最高為2-3V，因此該系統(tǒng)設(shè)計(jì)應(yīng)加AGC電路。AGC電路采用AD603(＄6.4440)型線性增益放大器。圖3為AGC電路。

　　A／D轉(zhuǎn)換電路

　　ADS2806(＄21.5437)是一款12位A／D轉(zhuǎn)換器，其特點(diǎn)為：無(wú)雜散信號(hào)動(dòng)態(tài)范圍（SFDR）為73 dB；信噪比（SNR）為66 dB；具有內(nèi)部和外部參考時(shí)鐘；采樣速率為32 MS／s。圖4為ADS2806(＄21.5437)的電路。為使A／D轉(zhuǎn)換更穩(wěn)定，在A／D轉(zhuǎn)換器的電源引腳上增加濾波電容，抑制電源噪聲。該電路結(jié)構(gòu)簡(jiǎn)單，在時(shí)鐘CLK的驅(qū)動(dòng)下，數(shù)據(jù)端口實(shí)時(shí)輸出數(shù)據(jù)，供FPGA讀取。

　　FPGA及外圍接口模塊

　　選用Cyclone(＄898.9000)Ⅲ系列EP3C40F484(＄86.5000)型FPGA，該器件內(nèi)部有39 600個(gè)LE資源，有1 134 000 bit的存儲(chǔ)器，同時(shí)還有126個(gè)乘法器和4個(gè)PLL鎖相環(huán)。由于該器件內(nèi)部有大量資源，因而可滿足其內(nèi)部實(shí)現(xiàn)數(shù)字混頻、數(shù)字濾波、以及FFT運(yùn)算。FP -GA正常工作時(shí)，主要需要的外部接口有：時(shí)鐘電路、JTAG下載電路、配置器件及下載電路。圖5為FPGA的外圍接口電路。

　　該系統(tǒng)能夠方便地在LCD上顯示信號(hào)的頻譜結(jié)構(gòu)圖。操作簡(jiǎn)單，便于學(xué)生進(jìn)行操作，有助于實(shí)驗(yàn)教學(xué)課上學(xué)生更直觀認(rèn)識(shí)信號(hào)頻譜結(jié)構(gòu)，從而促進(jìn)實(shí)驗(yàn)課教學(xué)。