針對數(shù)字高性能負載應(yīng)用的智能全集成數(shù)字電源解決方案

節(jié)能環(huán)保已成為今天電源解決方案的發(fā)展主旋律。電源系統(tǒng)正面臨前所未有的挑戰(zhàn)：環(huán)境的惡化迫使人們不得不考慮采用更加清潔的替代能源;電子設(shè)備的發(fā)展也亟需提升現(xiàn)有電源系統(tǒng)的轉(zhuǎn)換效率。通過提高電源系統(tǒng)轉(zhuǎn)換效率，優(yōu)化不同負載條件下的功耗以及采用新型綠色能源，可實現(xiàn)節(jié)能環(huán)保的目標(biāo)。

空間受限的應(yīng)用以及散熱的挑戰(zhàn)

在高性能、大功率電源設(shè)計不斷需要更多功率的同時，它們在可用電路板空間上變得越來越受到限制。此外，不管電源設(shè)計人員是否經(jīng)驗豐富，功率密度都給他們帶來了極大的新挑戰(zhàn)。一般情況下，這些設(shè)計需要具有高于90%的轉(zhuǎn)換效率，以限制電源的功耗和溫升。因此，熱性能設(shè)計尤其重要，因為用于散出、由DC/DC電源轉(zhuǎn)換損耗和有限的空氣流動產(chǎn)生的熱量的空間非常小。除此之外，這些電源必須有卓越的輸出紋波和瞬態(tài)響應(yīng)，同時還必須限制所需的外部電容以縮小電源設(shè)計的總體尺寸。

以服務(wù)器為例，在此類特殊的高功率系統(tǒng)中，足夠的散熱空間和冷卻是十分必要的。就任何POL轉(zhuǎn)換器而言，緊湊、高效并具有低靜態(tài)電流以滿足這些新綠色標(biāo)準(zhǔn)的要求極為重要。此外，很多微處理器和數(shù)字信號處理器都需要內(nèi)核電源和輸入/輸出電源，它們在啟動時必須進行排序。設(shè)計工程師必須考慮在加電和斷電操作時對內(nèi)核和I/O電壓源的上電電壓進行排序，以符合制造商的性能規(guī)格要求。如果沒有恰當(dāng)?shù)?span id="uexgged" class="showtag" style="margin: 0px; padding: 0px; border: 0px; outline: 0px; vertical-align: baseline;">電源排序，就可能產(chǎn)生閉鎖或者過大的電流，導(dǎo)致微處理器I/O端口或者存儲器、FPGA、PLD或者數(shù)據(jù)轉(zhuǎn)換器等器件的I/O端口損壞。

讓系統(tǒng)設(shè)計師煩擾的一個常見問題是應(yīng)采用單級轉(zhuǎn)換還是兩級或者更多級轉(zhuǎn)換，比方說從48V到1.xV，是一次轉(zhuǎn)換，還是從48V到12V中間總線架構(gòu)，然后再利用負載點(POL)轉(zhuǎn)換器從12V轉(zhuǎn)換到1.xV。具體采用何種架構(gòu)取決于很多因素，包括根據(jù)系統(tǒng)類型、采用的設(shè)計方法以及其他因素來決定。然而不管采用哪種架構(gòu)，電壓不斷下降的同時對電流有更高需求的應(yīng)用，持續(xù)推動著很多這類大功率系統(tǒng)的開發(fā)，并推動著對于電源IC技術(shù)的不斷改進?？傮w來說，在對電源轉(zhuǎn)換效率產(chǎn)生最小影響的前提下允許采用更高的開關(guān)頻率，還可以依靠降低開關(guān)損耗和導(dǎo)通損耗來提高電源效率性能。分立式電源設(shè)計是將傳統(tǒng)的電源模塊和分立元件一起放置在一塊印刷電路板上，由于外形尺寸的影響而導(dǎo)致電氣性能和熱性能均受到限制。因此，關(guān)鍵是提供一個完全集成并提高電氣和散熱性能的電源解決方案，同時又能給工程師提供一個易于使用和靈活編程的緊湊型方案。

Altera旗下Enpirion品牌的PowerSoC采用獨特的MEMS電感集成技術(shù)和EDMOS開關(guān)管集成技術(shù)，在實現(xiàn)高功率密度和更高效率性能的目標(biāo)上大大前進了一步。其能夠滿足高性能、大功率空間受限電源設(shè)計面臨的巨大挑戰(zhàn)。

其實，大功率POL穩(wěn)壓器是空間受限電源設(shè)計的一個很好的例子。這種類型的電源在大型系統(tǒng)板上一般放在非?？拷⑻幚砥?、FPGA或者ASIC的地方，為這些器件提供全部所必需的功率。大型數(shù)字器件常常需要范圍為幾安培至100安培以上的電流。大型系統(tǒng)板常常需要幾個這樣的POL電源，因此為這些電源設(shè)計中的每一個分配空間帶來了挑戰(zhàn)。除此之外，系統(tǒng)板的背面常常是高度受限的，一般不適合電源設(shè)計。分立電源轉(zhuǎn)換器一般會利用系統(tǒng)板的兩面實現(xiàn)緊湊型設(shè)計，而傳統(tǒng)電源模塊設(shè)計由于其高度太高，將僅限于系統(tǒng)板正面。Altera新推出的一系列電源集成方案都實現(xiàn)更低的方案尺寸和器件高度，非常適合空間受限的大型功率應(yīng)用，例如可提供連續(xù)輸出電流30A的數(shù)字電源方案EM1130。該產(chǎn)品集成電感、開關(guān)MOSFET、控制器和補償回路，整體器件尺寸只有11mm×17mm，高度僅有5mm，整個方案整體的占位面積小于360mm2，并有進一步縮小方案尺寸的潛能。

電源EM1130以及方案占位圖" width="589" height="294" src="http://editerupload.eepw.com.cn/fetch/20161101/326796_1_1.jpg" class="lazy" original="http://www.ck365.cn/data/upload/201412/11/17-21-41-63-0.jpg" />

圖1 全集成的30A數(shù)字電源EM1130以及方案占位圖

另外一個引人注目的用于POL DC/DC轉(zhuǎn)換的IC是EC7401。該器件是一個4相同步降壓型開關(guān)控制器，具有跟蹤功能，用于驅(qū)動外部互補功率MOSFET。其具有MOSFET VDS檢測的恒定功率，電流模式架構(gòu)消除了對電流檢測電阻的需求，降低了成本并提高了工作效率。讓多個Powertrain ET4040以異相工作，最大限度地降低了由輸入電容器ESR引起的功率損耗和噪聲。EC7401+ET4040方案還極大地降低了輸入和輸出電源上的峰值輻射和傳導(dǎo)噪聲。這使符合國際EMI標(biāo)準(zhǔn)更加容易，100%占空比能力提供了低壓差工作性能。

由于在一個給定機箱內(nèi)的空間和冷卻受限，以及需要正確的電源跟蹤以改善系統(tǒng)可靠性等多種限制因素，用于大功率的POL DC/DC轉(zhuǎn)換器的設(shè)計工程師面臨很多挑戰(zhàn)。盡管市場上產(chǎn)品設(shè)計周期在日益縮短，因為Altera的PowerSoC系列產(chǎn)品易于使用，所以可以縮短產(chǎn)品從開發(fā)至上市的時間，并最大程度地降低了設(shè)計難度。

需要滿足更嚴(yán)苛的電氣性能

電氣系統(tǒng)節(jié)能在全球的勢頭正在增強，就產(chǎn)生和消耗而言，成本節(jié)省太具有吸引力了。迎接這一挑戰(zhàn)的是電源管理IC供應(yīng)商，他們正在采用新的設(shè)計方法，以在其產(chǎn)品中對數(shù)十安培負載電流實現(xiàn)高效率轉(zhuǎn)換。同時，他們還在IC置于備用或者停機模式的同時實現(xiàn)更低的靜態(tài)電流。

設(shè)計工程師需要應(yīng)對的挑戰(zhàn)是，滿足所有系統(tǒng)內(nèi)核中不斷增加的高性能DSP和ASIC電氣性能要求。主要性能問題包括電壓穩(wěn)壓、電流瞬態(tài)響應(yīng)和噪聲。

穩(wěn)壓和電流瞬態(tài)響應(yīng)密切相關(guān)。為了在解決方案尺寸越來越小且功耗越來越低的情況下獲得更高的性能，要使用所需電壓也不斷降低的更小晶體管工藝來制造數(shù)字半導(dǎo)體。現(xiàn)在低于1V的內(nèi)核電壓要求將成為標(biāo)準(zhǔn)的電壓要求。除了低壓以外，對電壓容差的要求也越來越高。目前常用的標(biāo)準(zhǔn)是：線路(輸入電壓變化)、負載(負載電流微小變化)、時間、溫度和電流瞬變等造成的總電壓容差不超過3%。這樣，電源設(shè)計人員就只有30mV的電壓空間來滿足所有的數(shù)字系統(tǒng)要求。線路、負載、時間和溫度等DC參數(shù)還要占用大約一半(15mV)的容差預(yù)算。剩余的15mV則用于處理計算或數(shù)據(jù)傳輸負載帶來的突發(fā)電流變化(1個至3個時鐘周期)。

如果內(nèi)核電壓超過規(guī)定容差極限，那么數(shù)字IC可能會開始復(fù)位，否則就會產(chǎn)生邏輯錯誤。為了防止這一情況的發(fā)生，設(shè)計人員需要特別注意所使用的POL模塊的瞬態(tài)性能。數(shù)字負載(例如最新的Altera Arria10)要求極為快速的瞬態(tài)響應(yīng)和極低的電壓偏離。為了達到這些目標(biāo)，許多附加的輸出電容器通常會被添加到DC/DC轉(zhuǎn)換器中，以提供直到其反饋環(huán)路能夠響應(yīng)的保持時間。從而構(gòu)成完整的電源解決方案。

多年來，電容技術(shù)不斷發(fā)展，容積效率不斷提高，即便使用更高的容積效率，整個電源解決方案也會超過單個電源模塊體積的兩倍。這就要求占用PCB較大的空間。然而，在今天更為小型化的系統(tǒng)中通常不能提供這樣大的空間。另外，在計入電容器成本的情況下，電源材料的整體成本也會超出電源模塊成本許多。

隨著DC/DC電源模塊技術(shù)的不斷創(chuàng)新，系統(tǒng)設(shè)計人員現(xiàn)在可以在使用更少輸出電容的同時，獲得更快的瞬態(tài)響應(yīng)、更小的電壓偏離。Altera推出的更新版本Cyclone V SoC的電源參考設(shè)計，便是一個典型的例子。這些高度集成的電源解決方案可以使得輸出電容的數(shù)量減少一半(10個減為5個)，極大程度地幫助用戶簡化了電源設(shè)計難度和成本。影響POL轉(zhuǎn)換器性能的另一個決定性因素是噪聲。開關(guān)式POL運行在不同頻率上并共享一個共有輸入總線時，由此產(chǎn)生的不同頻率及其差異會造成拍頻問題，對EMI濾波造成困難。Enpirion的EM1130模塊具有Sync同步特性，該特性使得設(shè)計人員能夠?qū)⒍鄠€EM1130模塊的開關(guān)頻率與特定頻率同步，從而消除拍頻，并使得EMI濾波更加輕松，而同時又不會增加任何的系統(tǒng)額外成本。

圖2 降低輸出電容的數(shù)量簡化電源設(shè)計尺寸和成本

數(shù)字電源的發(fā)展趨勢

10多年前，當(dāng)數(shù)字電源產(chǎn)品第一次出現(xiàn)時，大多數(shù)的電源設(shè)計工程師都對利用DSP的數(shù)字電源控制器代替模擬的PWM控制器的概念持懷疑態(tài)度，因為人們?nèi)菀讓?shù)字電源和軟件故障或者是因為系統(tǒng)死機引起的電源爆炸事故聯(lián)系在一起。在包含了數(shù)字通信和控制復(fù)雜的功率系統(tǒng)所必需的全部功能性產(chǎn)品面世之前，這些基本概念是通過高成本的DSP或者性能有限的FPGA得到驗證的。雖然數(shù)字電源技術(shù)已被證實具有提高功率系統(tǒng)性能的能力，但業(yè)界還不能接受利用數(shù)字技術(shù)處理原來一直通過模擬方式完成的工作。在過去的幾年間，數(shù)字電源技術(shù)取得了巨大進步，市場分析人士以及投資者對其未來增長潛力非常樂觀。

首先，我們要了解一下當(dāng)前數(shù)字電源市場有哪些不同的解決方案，先了解清楚數(shù)字電源究竟意味著什么是很重要的。功率系統(tǒng)監(jiān)視、監(jiān)測、故障檢測和數(shù)據(jù)記錄是“數(shù)字電源管理”的一個重要方面，其可以通過價廉的微控制器、FPGA或者PLD實現(xiàn)，而時基要求比較低。不過，數(shù)字電源更具有挑戰(zhàn)性的例子是“數(shù)字控制電源