低壓差(LDO)穩(wěn)壓器與ADC電源接口

考慮到目前可用ADC的采樣速度以及典型ADC內部的眾多不同電壓和時鐘域，一般建議把不同電源輸入分開。 讓不同電源輸入分屬不同的域，電源之間的串擾便可降至最低，噪聲將更難以跨越不同的域，避免蠕升并造成ADC性能問題。 如果無法將其放在不同的域上，至少應使用鐵氧體磁珠等元件，在不同電源域之間提供一定的隔離。 分別驅動不同電源輸入的一種方法是使用低壓差(LDO)穩(wěn)壓器。 實例如下面的圖1所示。

Figure 1

圖1

用不同的LDO驅動不同的ADC電源

LDO通常是最安全的電源類型，驅動ADC電源輸入的風險也最小。 一般而言，LDO的噪聲非常低，電源抑制比(PSRR)則很高。 低壓差通常意味著，LDO的輸入電源可以低到僅比LDO的輸出電壓高出數百毫伏。 例如，ADP1741 2A LDO的裕量小至400 mV(Vin必須比Vout高出400 mV)。 對于典型ADC的1.8 V供電軌，這意味著LDO的效率約為Vout/Vin = 1.8/2.2 = 81.8%。

這在任何意義上說都不是低效率，但大家會發(fā)現，可以使用更高效率的器件來驅動ADC電源輸入。 然而，這些器件的高效率不是憑空獲得的。 剛才說過，LDO的兩個主要優(yōu)勢是低噪聲和高PSRR。 其它器件通常是用噪聲來換取效率。

對于ADP1741，輸出電壓為2.5 V時，10 Hz到100 kHz范圍的輸出噪聲典型值為65 μVrms。 下面通過一個例子說明這種噪聲貢獻的影響。 一個14位250 MSPS ADC的滿量程輸入為2.0 Vpp，SNR為70 dB，噪底為20 nVrms/rt-Hz。 在第一奈奎斯特區(qū)，ADC噪聲將是223.61 μVrms (20 nVrms/rt-Hz * sqrt(250 MHz/2))。 這種情況下，ADP1741輸出噪聲遠低于ADC噪聲。 此外，ADC的PSRR(典型值為60 dB)會將ADP1741噪聲從65 μVrms進一步降低至65 nVrms (65 μVrms X 1 mV/V)。 這樣便很容易明白為什么LDO是驅動電源輸入的出色選擇。 它對ADC噪聲幾乎無影響。

但是，這是有代價的。 使用LDO的一個明顯缺點是其潛在的功耗。 例如，假設上例中的14位ADC是一個四通道器件，總功耗為2 W，其中1 W是AVDD電源所需。 本例中，LDO的輸入電源受到限制，我們只有6 V輸入可用來驅動1.8V AVDD電源。 這意味著，ADP1741將需要消耗大約(6 V – 1.8 V)/1800 mA = 2.33 W的功率。 ADP1741的最高結溫(Tj)將被推高至TA + Pd X Θja = 85°C + (2.33 W X 42°C/W) = 183°C，超過LDO的150°C最大額定值。

當然，這是一個極端例子，但它說明了需要為LDO提供低輸入電壓的重要性。 這可能導致需要使用多個LDO來將電壓從較高輸入供電軌降低至ADC所需的較低輸入供電軌。