基于高速多通道CCD預(yù)放電路的電源設(shè)計(jì)方案

　　電荷耦合器件(CCD)具有低噪聲、寬動(dòng)態(tài)范圍、高速以及線性響應(yīng)等優(yōu)點(diǎn)。在高速成像應(yīng)用中，CCD必須具有多通道輸出的能力。通過多通道并行輸出提高成像系統(tǒng)的速度。每個(gè)通道的速度也要保持較高的速度，通常每個(gè)通道的工作速度能達(dá)到25~40MHz.CCD 的輸出電阻并不是很小，一般情況下其輸出電阻可以達(dá)到300 Ω左右。因此需要預(yù)放電路進(jìn)行阻抗變換，使輸出電阻變小。且要使預(yù)放電路盡可能靠近CCD，因?yàn)槿绻A(yù)放電路和CCD 有一定距離時(shí)，電路板走線會(huì)存在一定的寄生電容。該寄生電容和CCD 輸出電阻形成一階低通電路，從而限制電路的帶寬。然而，CCD多通道輸出需要多個(gè)放大器對(duì)信號(hào)進(jìn)行放大。當(dāng)放大器數(shù)量較多時(shí)，電路板布局時(shí)就沒有足夠的空間使放大器靠近CCD 放置。放大器不能靠近CCD 放置，走線寄生電容就會(huì)限制帶寬。所以只能通過高頻補(bǔ)償技術(shù)來擴(kuò)展帶寬。需要注意到是，高頻補(bǔ)償時(shí)一定不要導(dǎo)致放大器工作不穩(wěn)定。此外高速運(yùn)算放大器設(shè)計(jì)不當(dāng)也極易產(chǎn)生自激振蕩。因此，通過電路板設(shè)計(jì)中去除運(yùn)算放大器反饋端地平面的方法避免自激振蕩。

　　1 多通道CCD預(yù)放電路設(shè)計(jì)

　　多通道CCD預(yù)放電路中各個(gè)通道應(yīng)該是完全一致的，這可以保證各個(gè)通道導(dǎo)致的成像結(jié)果具有一致性。

　　因此，下面設(shè)計(jì)討論一個(gè)通道的設(shè)計(jì)，其他通道采用完全相同的設(shè)計(jì)即可。首先對(duì)CCD輸出電阻和電路板走線進(jìn)行分析，如圖1所示。CCD輸出可以等效為電壓源V 和串聯(lián)等效電阻Rc .走線可以直接用寄生電容Cp 來表示。那么由于電阻和電容構(gòu)成了低通電路，因此會(huì)限制帶寬。式(1)給出其傳遞函數(shù)。

　　可見存在一個(gè)極點(diǎn)s = -1/RgCp ,即系統(tǒng)在大于該極點(diǎn)對(duì)應(yīng)頻率后，響應(yīng)會(huì)按照每十倍頻程20dB下降。

　　2 CCD預(yù)放電路的電路板設(shè)計(jì)

　　高速運(yùn)算放大器的電路板設(shè)計(jì)是電路實(shí)現(xiàn)的一個(gè)非常重要的部分。即使電路原理設(shè)計(jì)的再好，隨意的電路板設(shè)計(jì)也會(huì)使電路達(dá)不到要求甚至產(chǎn)生問題。其中，高速運(yùn)算放大器的穩(wěn)定性會(huì)受到電路板設(shè)計(jì)的重要影響。電路板對(duì)電路性能的影響產(chǎn)生的主要原因是電路板的寄生參數(shù)問題。例如一個(gè)運(yùn)算放大器在電路實(shí)現(xiàn)后的等效電路如圖2所示。

　　運(yùn)算放大器的反相端對(duì)地電容對(duì)放大器的穩(wěn)定性具有較大的影響。因?yàn)榉聪喽说膶?duì)地電容和反饋電阻Rf 在反饋通路上形成了一個(gè)額外的極點(diǎn)，該極點(diǎn)使得相位延遲。相位延遲會(huì)使得在高頻時(shí)，負(fù)反饋變成了正反饋，從而導(dǎo)致自激振蕩。解決這一問題的方法就是把這一寄生電容去除。在具體電路板實(shí)現(xiàn)時(shí)，就是把反饋端下面的地平面去除。一個(gè)雙通道的運(yùn)算放大器布局布線圖如圖4所示。該放大器為DIP8封裝，其中2腳和6腳為兩個(gè)通道的反饋端。所以2腳和6腳下面的地平面要去除。而反饋電阻焊盤下面的地平面同樣也要去除。這樣反饋通道中的寄生電容就降到了最低，可以保證放大器的穩(wěn)定工作。此外，放大器穩(wěn)定工作和低噪聲工作的前提是電源要合理去耦。圖2中正負(fù)電源的去耦電容都盡可能近地靠近相應(yīng)電源管腳放置。這樣可以有效地降低去耦電路的等效電感，在較寬的頻帶內(nèi)提供足夠的去耦。

　　3 實(shí)驗(yàn)結(jié)果

　　為了驗(yàn)證設(shè)計(jì)，對(duì)設(shè)計(jì)的電路利用LTspice軟件進(jìn)行了電路仿真。CCD輸出等效電阻Rc 為300Ω。走線寄生電容Cp 為20 pF.其3 dB 帶寬只有26.5 MHz,其幅頻響應(yīng)和相頻響應(yīng)曲線如圖5所示。預(yù)放電路的帶寬應(yīng)該為CCD 像素轉(zhuǎn)移頻率的4~5倍。因此如果像素時(shí)鐘頻率達(dá)到25 MHz,那么寄生電容就嚴(yán)重限制了電路帶寬。所以需要進(jìn)行高頻補(bǔ)償來展寬帶寬。這里Rf取值為1 kΩ，Rg 取值為0.28kΩ，Cg取值為4.7pF，這時(shí)就能滿足式要求。

　　圖3所示為補(bǔ)償后的頻率響應(yīng)，可見帶寬擴(kuò)展已經(jīng)超過了100MHz。

　　4 結(jié)論

　　本文所提出的高速多通道CCD預(yù)放電路設(shè)計(jì)方案，對(duì)于預(yù)放電路中存在的預(yù)放電路不能足夠靠近CCD的問題以及高速運(yùn)算放大器存在容易自激振蕩的問題。方案針對(duì)上述兩個(gè)問題，從電路原理和電路板設(shè)計(jì)的角度進(jìn)行了高速多通道CCD預(yù)放電路分析和設(shè)計(jì)。本方案從電路原理設(shè)計(jì)中應(yīng)用高頻補(bǔ)償技術(shù)，有效地解決了帶寬限制問題。通過電路板設(shè)計(jì)中去除運(yùn)算放大器反饋端地平面的方法有效地避免了自激振蕩。因此，該設(shè)計(jì)方案可以有效地應(yīng)用在高速多通道CCD成像電路中。