新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于1394總線通信的I/O模塊在數(shù)控系統(tǒng)中的應(yīng)用

基于1394總線通信的I/O模塊在數(shù)控系統(tǒng)中的應(yīng)用

作者: 時(shí)間:2016-12-20 來源:網(wǎng)絡(luò) 收藏

  數(shù)控系統(tǒng)作為數(shù)控機(jī)床裝備的核心關(guān)鍵部件,是決定機(jī)床裝備的性能、功能、可靠性和成本的關(guān)鍵因素。我國的數(shù)控系統(tǒng)技術(shù)基礎(chǔ)薄弱,高檔數(shù)控系統(tǒng)基本依賴進(jìn)口,而相關(guān)高檔數(shù)控系統(tǒng)的開發(fā)技術(shù),國外對(duì)我國至今仍封鎖限制,成為制約我國高檔數(shù)控機(jī)床發(fā)展的瓶頸。自主開發(fā)高檔數(shù)控系統(tǒng)迫在眉睫,而其中的關(guān)鍵技術(shù)就是數(shù)據(jù)通信速率的提高。

  IEEE 1394最初由Apple公司提出,命名為FireWire(火線),是一種高速串行總線。IEEE(電氣和電子工程師協(xié)會(huì))在1995年認(rèn)可FireWire為IEEE1394—1995規(guī)范,繼而又對(duì)該協(xié)議中一些模糊的定義加以修正,推出了IEEE 1394a.2000規(guī)范,解決了一些兼容性問題。2001年,更新的1394規(guī)范——1394b也被推出,其帶寬、傳輸速度、距離和效率都有了大幅度提高。IEEE 1394支持100 Mb/s、200 Mh/s和400 Mb/s的傳輸速率;支持點(diǎn)到點(diǎn)的傳輸,各個(gè)節(jié)點(diǎn)可以脫離主機(jī)自主執(zhí)行事務(wù);另外,它還支持即插即用、熱插拔、同步和異步傳輸方式,公平仲裁原則。鑒于IEEE 1394的高速傳輸?shù)葍?yōu)越性,將其應(yīng)用于高檔數(shù)控系統(tǒng)成為一種必然的趨勢(shì)。

  本研究設(shè)計(jì)出一塊基于1394總線傳輸?shù)腎/O模塊,該模塊應(yīng)用在高檔數(shù)控系統(tǒng)中,負(fù)責(zé)實(shí)時(shí)采集機(jī)床開關(guān)量數(shù)據(jù),數(shù)據(jù)傳輸及控制機(jī)床進(jìn)給量。

1 1394總線通信I/O模塊硬件設(shè)計(jì)

  1.1 I/O模塊整體結(jié)構(gòu)介紹

  該模塊主要包括1394芯片、DSP芯片和光耦芯片。該模塊共引出32個(gè)輸入口和24個(gè)輸出口,具有高速傳輸、抗干擾的特點(diǎn)。該模塊I/O端El通過排線與數(shù)控機(jī)床的開關(guān)量相連接,負(fù)責(zé)數(shù)據(jù)采集及實(shí)時(shí)控制。1394端口通過1394總線與上位機(jī)進(jìn)行通信,負(fù)責(zé)I/O模塊與上位機(jī)的數(shù)據(jù)傳輸。該模塊與上位機(jī)及機(jī)床的整體架構(gòu)如圖1所示。

系統(tǒng)整體結(jié)構(gòu)圖
圖1系統(tǒng)整體結(jié)構(gòu)圖

  I/O模塊中各芯片間的連接如圖2所示:DSP芯片選用TI公司的TMS320F2812,它是一款32位定點(diǎn)DSP芯片,運(yùn)行速度高,處理功能強(qiáng)大,并且具有豐富的片內(nèi)外圍設(shè)備,便于接口和模塊化設(shè)計(jì)。共有56位復(fù)用GPIO,可引出作為I/O端口。1394芯片選用TI公司的TSB43AA82,它是一款集成物理層和數(shù)據(jù)鏈路層的兩端口1394控制器,兼容1394—1995和IEEEl394a一2000規(guī)范,支持異步數(shù)據(jù)傳輸。光耦芯片選用TOSHIBA公司的TLP521-4,每個(gè)芯片內(nèi)具有4個(gè)獨(dú)立隔離通道舊J。DSP芯片與1394芯片通過數(shù)據(jù)線、地址線和控制線連接。DSP芯片引出56位GPIO管腳,通過光耦芯片與外界設(shè)備連接。


圖2 I/O模塊中1394,DSP及光耦芯片的連接

  1.2 DSP芯片外圍電路介紹

  TMS320F28 12的XZCS6 AND7連接TSB43 AA82的xcs(片使能),用于片選TSB43AA82,當(dāng)訪問區(qū)域6時(shí)有效;XWE為寫有效,連接TSB43AA82的XWR(寫使能),用于向TSB43AA82寫入數(shù)據(jù);XRD為讀有效,連接TSB43AA82的XRD(讀使能),用于讀取TSB43AA82數(shù)據(jù);XRS為復(fù)位輸出,連接ARESETP(物理層模塊復(fù)位輸入)和ARESETL(鏈路層模塊復(fù)位輸入),用于控制TSB43AA82復(fù)位;TSB43AA82的XINT為中斷信號(hào)輸出,連接TMS320F2812的XINTl一XBIO中斷輸入),用于中斷程序;XWAIT為等待信號(hào)輸出,連接TMS320F2812的XREADY(數(shù)據(jù)準(zhǔn)備輸入),用于說明外設(shè)已為訪問做好準(zhǔn)備;XA0~XA7,BD108~BDI015為8位地址總線,XD0~XDl5,DA0~DAl5為16位數(shù)據(jù)總線,用于TMS320F2812與TSIM3AA82之間數(shù)據(jù)傳輸。TLP521-4的P為內(nèi)部發(fā)光二極管正極,N為內(nèi)部發(fā)光二極管負(fù)極,Out為內(nèi)部三極管輸出。

  1.3 光耦芯片電路介紹

  本設(shè)計(jì)的I/O模塊通過引入光耦芯片,實(shí)現(xiàn)DSP芯片與機(jī)床的電路隔離、電平匹配等功能。光耦芯片電路如圖3所示。輸入光耦電路指I/O模塊輸入端,“輸入1”連接機(jī)床開關(guān)量;“輸出1”連接DSP的輸入GPIO。輸出光耦電路指IZO模塊輸出端,“輸入2”連接DSP的輸出GPIO;“輸出2”通過繼電器連接機(jī)床的控制量。


上一頁 1 2 3 下一頁

評(píng)論


技術(shù)專區(qū)

關(guān)閉