一種CPCI總線結(jié)構(gòu)微波接收機(jī)的設(shè)計(jì)方案

　　0 引言

　　微波接收機(jī)是一種重要的無線通信設(shè)備，隨著車載、機(jī)載、艦載等移動(dòng)環(huán)境下的應(yīng)用需求的產(chǎn)生，微波接收機(jī)的小型化、模塊化、通用化是當(dāng)前必須解決的問題。

　　Compact PCI 簡(jiǎn)稱CPCI,是目前科研和軍工領(lǐng)域廣泛應(yīng)用的一種工業(yè)計(jì)算機(jī)總線標(biāo)準(zhǔn)。CPCI 結(jié)合了PCI 總線的電氣、軟件標(biāo)準(zhǔn)和歐式卡的工業(yè)組裝技術(shù)標(biāo)準(zhǔn)，與PCI 規(guī)范完全兼容；定義了32 位數(shù)據(jù)總線 （ 可擴(kuò)展到64 位），最高工作頻率為 33MHz ;能夠?qū)崿F(xiàn)設(shè)備的即插即用；系統(tǒng)設(shè)計(jì)結(jié)構(gòu)緊湊、可靠性高，適應(yīng)各種運(yùn)輸、使用環(huán)境。

　　結(jié)合CPCI 總線技術(shù)的微波接收機(jī)性能優(yōu)良，可以滿足智能交通、航空航天等眾多領(lǐng)域的應(yīng)用要求。

　　1 系統(tǒng)原理

　　本接收機(jī)系統(tǒng)以FPGA 和單片機(jī)為中心控制單元，實(shí)現(xiàn)CPCI 總線結(jié)構(gòu)下微波信號(hào)的接收、濾波、變頻、增益控制等功能。系統(tǒng)主要由微波接收機(jī)、PCI9054、FPGA（EP1C6Q240C8）和單片機(jī)（Atmega8L）組成，系統(tǒng)組成如圖1 所示。

　　CPCI 總線信號(hào)經(jīng)高傳輸速率的PCI 橋芯片PCI9054 轉(zhuǎn)換為L(zhǎng)OCAL Bus 信號(hào)，通過Verilog HDL 語言編程產(chǎn)生對(duì)FPGA 的控制信號(hào)，完成數(shù)據(jù)的快速讀寫，同時(shí)在外部采用EEPROM 進(jìn)行高速數(shù)據(jù)的緩沖，從而實(shí)現(xiàn)與FPGA 與CPCI 總線的高速數(shù)據(jù)通信。在控制信號(hào)作用下，F(xiàn)PGA 實(shí)時(shí)接收LOCALBus 信號(hào)，并進(jìn)行運(yùn)算處理，對(duì)接收機(jī)增益進(jìn)行控制；對(duì)系統(tǒng)鎖相環(huán)的控制指令、數(shù)據(jù)則通過串口發(fā)送給單片機(jī)，F(xiàn)PGA 和單片機(jī)共同完成對(duì)接收機(jī)系統(tǒng)的控制。系統(tǒng)供電由CPCI 機(jī)箱內(nèi)5V、12V 開關(guān)電源提供。

　　2 關(guān)鍵技術(shù)設(shè)計(jì)

　　根據(jù)CPCI 總線規(guī)范及結(jié)構(gòu)特點(diǎn)要求，CPCI 總線結(jié)構(gòu)微波接收機(jī)系統(tǒng)的設(shè)計(jì)需要解決總線接口轉(zhuǎn)換、結(jié)構(gòu)設(shè)計(jì)、電源設(shè)計(jì)以及電磁兼容設(shè)計(jì)等關(guān)鍵技術(shù)。

　　2.1 總線接口轉(zhuǎn)換

　　2.1.1 CPCI Bus 到LOCAL Bus 的接口設(shè)計(jì)

　　CPCI 總線信號(hào)到LOCAL 總線信號(hào)的轉(zhuǎn)換是基于PCI9054芯片實(shí)現(xiàn)的。PCI9054 是PLX 公司生產(chǎn)的一款基于PCI2.2總線規(guī)范的通用接口芯片，是32 位、33MHZ的PCI總線主I/O 加速器，突發(fā)傳輸速度可達(dá)132MB/s.有M、J、C 三種工作模式，本設(shè)計(jì)中選用數(shù)據(jù)線與地址線獨(dú)立使用的C 模式。

　　PCI9054 支持主控、目標(biāo)、DMA（ 直接存儲(chǔ)器訪問）3 種局部總線傳輸方式，這里采用了目標(biāo)傳輸方式和高傳輸速率的DMA傳輸方式，即PCI9054 既是PCI 總線的目標(biāo)，同時(shí)又是LOCAL總線的主控者。

　　PCI9054 提供了3 種物理總線接口：CPCI 總線接口、LOCAL 總線接口和串行EEPROM 接口，其中需要用戶設(shè)計(jì)的是LOCAL 總線接口。其接口信號(hào)見圖2.

　　PCI9054 對(duì)本地設(shè)備的訪問有單周期訪問和突發(fā)方式訪問2 種訪問方式，單周期訪問可采用狀態(tài)機(jī)實(shí)現(xiàn)對(duì)LOCALBus 接口的控制，其狀態(tài)轉(zhuǎn)移如圖3 所示。

　　2.1.2 SPI 總線接口設(shè)計(jì)

　　FPGA 與單片機(jī)的通信需要通過SPI 總線來實(shí)現(xiàn)。SPI總線是一種同步串行總線，以3 線或4 線方式通信。本設(shè)計(jì)中所使用的3 條通信線為：時(shí)鐘SCLK,數(shù)據(jù)DAT,片選信號(hào)CS.圖4 為SPI 工作時(shí)序。

　　當(dāng)FPGA 從單片機(jī)讀取數(shù)據(jù)時(shí)，向單片機(jī)發(fā)送讀使能信號(hào)RD（可用任意I/O 口），串行數(shù)據(jù)經(jīng)DAT 口在每個(gè)時(shí)鐘（SCK）的上升沿送入FPGA 的移位寄存器，全部接受完畢后，CS 置1 ;當(dāng)FPGA 向單片機(jī)傳輸命令或者數(shù)據(jù)時(shí)，CS 拉低后，移位寄存器開始工作。內(nèi)部并行數(shù)據(jù)經(jīng)串/ 并轉(zhuǎn)換為64 位串行信號(hào)，每個(gè)時(shí)鐘的下降沿移位寄存器送出一位數(shù)據(jù)，單片機(jī)通過DAT 端口讀取數(shù)據(jù)。借助VHDL 硬件描述語言可方便地實(shí)現(xiàn)該系統(tǒng)，部分程序如下：

　　2.2 結(jié)構(gòu)設(shè)計(jì)

　　微波接收機(jī)的全部硬件電路設(shè)計(jì)在一張CPCI 載板上，通過高密度2mm 插針式連接器安裝在一個(gè)6U 標(biāo)準(zhǔn)機(jī)箱內(nèi)。機(jī)箱采用220V 交流供電，前面板設(shè)有狀態(tài)指示燈，可指示系統(tǒng)供電、PCI 總線訪問狀態(tài)及微波接收機(jī)內(nèi)部射頻模塊鎖定狀態(tài)。

　　CPCI 總線結(jié)構(gòu)的設(shè)計(jì)使該模塊具有“即插即用”的高度兼容性，方便接收機(jī)系統(tǒng)的建立、操作，且具有良好的抗震性，適合移動(dòng)平臺(tái)的使用。

　　2.3 電源設(shè)計(jì)

　　由于CPCI 機(jī)箱提供的開關(guān)電源電磁干擾嚴(yán)重，且紋波系數(shù)較大，嚴(yán)重影響接收機(jī)雜散、相噪等性能，因此必須對(duì)電源進(jìn)行處理。機(jī)箱內(nèi)12V 開關(guān)電源經(jīng)LM7809、LM7805、LT1965三級(jí)DC/DC 穩(wěn)壓后，分別提供給系統(tǒng)中數(shù)字電路、模擬電路使用，有效降低了電源紋波和數(shù)字電路、模擬電路之間的電磁干擾。

　　2.4 電磁兼容設(shè)計(jì)

　　CPCI 結(jié)構(gòu)微波接收機(jī)的電磁干擾來源有機(jī)箱內(nèi)部的電源干擾及接收機(jī)的本振頻率泄露等。為了消除電源干擾的影響，將CPCI 機(jī)箱內(nèi)計(jì)算機(jī)電源和接收機(jī)電源分開使用，并進(jìn)行多級(jí)穩(wěn)壓處理；模塊內(nèi)敏感電路采用單獨(dú)的屏蔽盒進(jìn)行隔離，減少頻率泄露；在PCB 板設(shè)計(jì)中將射頻線和控制線分層隔離；為了減小載板上其他模塊的信號(hào)對(duì)底板總線的影響，用10Ω的電阻在CPCI 卡的接插件J1 口處進(jìn)行串聯(lián)電阻匹配。

　　3 實(shí)驗(yàn)驗(yàn)證

　　圖5 為按照本文設(shè)計(jì)方法完成的 CPCI 總線結(jié)構(gòu)微波接收機(jī)實(shí)物。CPCI 載板上設(shè)有三個(gè)模塊，分別實(shí)現(xiàn)兩路中頻信號(hào)到S 頻段的上變頻和一路S 頻段信號(hào)到中頻的下變頻。中頻輸入、S 頻段輸出和參考信號(hào)輸入口均為SMA-50K.控制軟件能夠?qū)崿F(xiàn)對(duì)上、下變頻器的增益控制和輸出、輸入頻率設(shè)置，以及每個(gè)變頻模塊鎖定狀態(tài)的讀取。其軟件控制界面如圖6 所示。

　　經(jīng)過實(shí)際測(cè)試，本接收機(jī)軟、硬件設(shè)計(jì)滿足CPCI 總線結(jié)構(gòu)微波接收機(jī)的控制及指標(biāo)要求，通過驗(yàn)證。

　　4 結(jié)束語

　　以CPCI 總線的工控機(jī)為平臺(tái)，結(jié)合6U 的CPCI 卡研制的微波接收機(jī)系統(tǒng)，將微波接收機(jī)技術(shù)與先進(jìn)的計(jì)算機(jī)技術(shù)融為一體，解決了業(yè)界長(zhǎng)期面臨的多通道、小型化、模塊化、PCI協(xié)議控制等射頻接收前端技術(shù)難題，具有廣闊的應(yīng)用前景。