實(shí)時(shí)頻譜分析儀基礎(chǔ)

鑒于鑒定當(dāng)前射頻微波器件和系統(tǒng)行為特點(diǎn)的挑戰(zhàn)，必需了解頻率、幅度和調(diào)制參數(shù)在短期和長期內(nèi)的行為方式。在這些情況下，使用傳統(tǒng)工具如掃頻分析儀(SA)和矢量信號(hào)分析儀(VSA)可能會(huì)在頻域和調(diào)制域內(nèi)提供信號(hào)概況，但其通常不能提供足夠的信息，讓工程師滿懷信心地描述器件或系統(tǒng)生成的動(dòng)態(tài)射頻微波信號(hào)。
考慮一下下面挑戰(zhàn)性的測量任務(wù)：

• 發(fā)現(xiàn)罕見的短時(shí)間周期事件
• 查看較強(qiáng)的信號(hào)掩蓋的較弱信號(hào)
• 觀察噪聲掩蓋的信號(hào)
• 查找和分析瞬態(tài)信號(hào)和動(dòng)態(tài)信號(hào)
• 捕獲突發(fā)傳輸、毛刺、開關(guān)瞬態(tài)事件
• 檢定PLL 穩(wěn)定時(shí)間、頻率漂移、微音擴(kuò)大
• 捕獲擴(kuò)頻信號(hào)和跳頻信號(hào)
• 監(jiān)測頻譜使用情況，檢測游蕩傳輸
• 測試和診斷瞬態(tài)EMI 效應(yīng)
• 檢定隨時(shí)間變化的調(diào)制方案
• 隔離軟件和硬件交互

每種測量都涉及隨時(shí)間變化的射頻微波信號(hào)，這些信號(hào)通常是不可預(yù)測的。為有效檢定這些信號(hào)的特點(diǎn)，工程師需要一種工具，這種工具要能夠發(fā)現(xiàn)難檢事件，有效觸發(fā)這些事件，把事件隔離到存儲(chǔ)器中，以便能夠在頻域、時(shí)域、調(diào)制域、統(tǒng)計(jì)域和碼域中分析信號(hào)行為。

實(shí)時(shí)頻譜分析儀硬件架構(gòu)

安捷倫實(shí)時(shí)頻譜分析儀是在PXA的B1X選件基礎(chǔ)上，用Xilinx的FPGA做實(shí)時(shí)信號(hào)處理所產(chǎn)生的新產(chǎn)品。如圖1所示，圖中是一個(gè)26.5GHz的PXA頻譜分析儀，模擬變頻部分與傳統(tǒng)頻譜分析儀一致，只是在B1X選件即160MHz分析帶寬選件里，用一塊包括實(shí)時(shí)處理引擎的FPGA做實(shí)時(shí)信號(hào)處理，形成實(shí)時(shí)頻譜分析儀。這個(gè)FPGA所做的事情，其結(jié)構(gòu)框圖如圖2所示。

圖1PXA頻譜分析儀結(jié)構(gòu)框圖

圖2FPGA實(shí)時(shí)處理引擎結(jié)構(gòu)框圖

FPGA內(nèi)的實(shí)時(shí)處理引擎功能框圖如圖2所示。14位、400MHz的ADC采集的中頻數(shù)據(jù)輸入到FPGA,FPGA各種內(nèi)核關(guān)鍵處理的內(nèi)容如下：

1.幅度和相位校正，下變頻和壓縮處理

幅度和相位校正用于校正信號(hào)路徑的幅度平坦度和相位線性度及其它不理想內(nèi)容。

下變頻是把采集的中頻信號(hào)用數(shù)字信號(hào)處理DSP下變頻的方式轉(zhuǎn)化為I和Q基帶成分。ADC在高中頻IF上進(jìn)行模擬到數(shù)字轉(zhuǎn)換而不是在DC或基帶上進(jìn)行模擬到數(shù)字轉(zhuǎn)換，具有信號(hào)處理的優(yōu)勢，如提升雜散性能、DC抑制、動(dòng)態(tài)范圍等。下變頻是通用的DDC原理，包含一個(gè)數(shù)字振蕩器，其在關(guān)心的中心頻段上生成數(shù)字正弦和數(shù)字余弦信號(hào)。數(shù)字正弦和數(shù)字余弦信號(hào)乘以數(shù)字IF，生成I和Q基帶數(shù)字信號(hào)。DDC不僅用來把數(shù)字IF信號(hào)轉(zhuǎn)換成基帶信號(hào)，還用來進(jìn)行實(shí)時(shí)頻譜分析儀中的頻率微調(diào)。

壓縮處理是通過降低采樣率，平衡頻寬、處理時(shí)間、記錄長度和存儲(chǔ)器使用量。奈奎斯特定理指出，對(duì)于基帶信號(hào)，只需以等于關(guān)心的最高頻率兩倍的速率采樣即可恢復(fù)信號(hào)；對(duì)于通帶信號(hào)，采樣率至少是帶寬的兩倍。400MHz的ADC數(shù)字化信號(hào)通過DDC后，對(duì)于160MHz帶寬，I和Q采樣率只要一半即200MSa/s。樣點(diǎn)總數(shù)未變，但得到了兩個(gè)樣點(diǎn)集，每個(gè)樣點(diǎn)集的有效采樣率是200MSa/s，而不是速率為400MSa/s的單集。對(duì)于更窄的頻寬，將進(jìn)行進(jìn)一步壓縮，使得對(duì)相同數(shù)量的樣點(diǎn)得到更長的時(shí)間記錄長度。壓縮的缺點(diǎn)是降低了時(shí)間分辨率，優(yōu)點(diǎn)是在時(shí)間記錄長度一定時(shí)減少了計(jì)算工作，降低了存儲(chǔ)器的使用量。

在壓縮時(shí)也必須遵守奈奎斯特定理，如果數(shù)據(jù)速率下降兩倍，那么數(shù)字信號(hào)的帶寬也必須下降兩倍。在降低采樣率前，需要使用數(shù)字濾波器完成這一點(diǎn)，以防止出現(xiàn)假信號(hào)。壓縮和濾波的另一個(gè)優(yōu)勢是在帶寬下降時(shí)降低噪聲。

2.實(shí)時(shí)處理和重疊存儲(chǔ)（Overlap Memory）

先看一下實(shí)時(shí)處理的概念，如圖3所示。T是存儲(chǔ)器里存儲(chǔ)的數(shù)據(jù)，CALC是每幀數(shù)據(jù)處理的時(shí)間。CALC時(shí)間包括FFT或功率譜，平均處理，顯示刷新時(shí)間等。如果CALC時(shí)間大于每幀的時(shí)間，則是非實(shí)時(shí)處理，傳統(tǒng)的頻譜分析儀即是非實(shí)時(shí)處理。CALC時(shí)間等于或小于每幀時(shí)間，則是實(shí)時(shí)處理。如果僅僅是等于每幀時(shí)間，也可能會(huì)丟掉一些數(shù)據(jù)，所以需要小于每幀的時(shí)間。

圖3實(shí)時(shí)處理的概念

因?yàn)檫M(jìn)行FFT運(yùn)算時(shí)需要加窗函數(shù)，這時(shí)如果要避免由于窗口導(dǎo)致的數(shù)據(jù)丟失，和要保持幅度精度，需要重疊存儲(chǔ)，如圖4所示。比較理想的狀況是重疊50%，這需要CALC的時(shí)間等于或小于每處理幀時(shí)間的50%。