使用OriginLab進(jìn)行PMT能譜分析

首先介紹ADC的調(diào)試（ADC子板還要經(jīng)過設(shè)計(jì)者的硬件等測(cè)試），對(duì)于SEP來說ADC的調(diào)試就是確認(rèn)FPGA接收從ADC來的采樣值是否正確。所以ADC采集PMT的信號(hào)并轉(zhuǎn)換成數(shù)字信號(hào)送到FPGA，通過Virtual JTAG調(diào)試工具又從FPGA邏輯內(nèi)讀取ADC采樣值進(jìn)行離線分析。

讀取ADC采樣值時(shí)Virtual JTAG工具的使用方法介紹，對(duì)應(yīng)的Quartus II工程名稱是SEP_ES_debug，此時(shí)Virtual JTAG邏輯借用了TDC調(diào)試中用到的兩個(gè)FIFO，即一個(gè)FIFO用于存儲(chǔ)ADC采樣值，另一個(gè)FIFO用于存儲(chǔ)ADC采樣值的積分值。所以在讀取ADC采樣值時(shí)，首先要往第一個(gè)FIFO里寫入ADC采樣值，使能信號(hào)通過按鈕“FIFO Push CMD”發(fā)送，發(fā)送同時(shí)將滑動(dòng)條設(shè)置為“1”（此時(shí)相當(dāng)于給這個(gè)FIFO一個(gè)寫使能信號(hào)），如果要停止寫這個(gè)FIFO，那么就再次按這個(gè)按鈕的同時(shí)將滑動(dòng)條的設(shè)置為“0”（清除寫使能）。讀FIFO的時(shí)候點(diǎn)擊按鈕“Full Read FIFO”的同時(shí)在“Par1”輸入窗口里設(shè)置讀取的數(shù)目（注意此時(shí)Slider也需要同時(shí)設(shè)置為0）。（筆者注：Virtual JTAG調(diào)試平臺(tái)參考其他文章）

在OriginPro里分析ADC采樣值，新建一個(gè)WorkBook，將讀取到的ADC采樣值拷貝到book中（新建的book默認(rèn)有兩列，即A列和B列，必須先刪除一列），選擇整列數(shù)據(jù)后使用Plot下Line命令（如圖1所示）重建信號(hào)，如圖2所示。

圖1：在OriginPro中分析ADC采樣值

圖2：重建后的ADC信號(hào)

注意圖2重建后的ADC信號(hào)，是通過PMT脈沖產(chǎn)生的另外一個(gè)trigger信號(hào)觸發(fā)FPGA邏輯鎖存100個(gè)samples并存往FIFO。所以，在圖2中看出的效果是各個(gè)脈沖之間間隔一致。

下面介紹PMT能譜測(cè)試，能譜測(cè)試的原始數(shù)據(jù)是ADC采樣值的積分，存儲(chǔ)在Virtual JTAG邏輯的第二個(gè)FIFO中。點(diǎn)擊按鈕“FIFO Push CMD”的同時(shí)將滑動(dòng)條設(shè)置為“3”來使能邏輯向FIFO里寫入積分值，如果要停止寫這個(gè)FIFO，那么就再次按這個(gè)按鈕的同時(shí)將滑動(dòng)條的設(shè)置為“2”。讀FIFO的時(shí)候點(diǎn)擊按鈕“Full Read FIFO”（注意此時(shí)Slider要設(shè)置為非0），這時(shí)不需要在“Par1”輸入窗口里設(shè)置讀取的數(shù)目，因?yàn)樵赥cl代碼里已經(jīng)寫死了，如果需要修改讀取的數(shù)目，可以在tcl代碼里直接修改。