中國微電子所在FinFET工藝上的突破有何意義？

　　最近，中國微電子所集成電路先導(dǎo)工藝研發(fā)中心在下一代新型FinFET邏輯器件工藝研究上取得重要進(jìn)展。微電子所殷華湘研究員的課題組，利用低溫低阻NiPt硅化物在新型FOI FinFET上實(shí)現(xiàn)了全金屬化源漏(MSD)，能顯著降低源漏寄生電阻，從而將N/PMOS器件性能提高大約30倍，使得驅(qū)動(dòng)性能達(dá)到了國際先進(jìn)水平。

　　基于本研究成果的論文被2016年IEEE國際電子器件大會(huì)(IEDM)接收，并在IEDM的關(guān)鍵分會(huì)場之一——硅基先導(dǎo)CMOS 工藝和制造技術(shù)(PMT)上，由張青竹做了學(xué)術(shù)報(bào)告。

　　那么，這個(gè)新型FinFET邏輯器件工藝是干啥用的呢?通俗的說就是下一用來制造CPU等邏輯器件的工藝，舉例來說，現(xiàn)在14/16nm芯片大多采用FinFET工藝，而這個(gè)新型FinFET則是國內(nèi)對下一代工藝的有益探索。

　　| FinFET和SOI

　　在介紹微電子所開發(fā)出的新工藝之前，先介紹下FinFET和FD-SOI工藝。

　　FinFET 中的 Fin是指鰭式，F(xiàn)ET是指場效應(yīng)晶體管，合起來就是鰭式場效應(yīng)晶體管。在FinFET問世前，一直在使用MOSFET，但由于當(dāng)柵長小于20nm的情況下，源極和漏極過于接近且氧化物也愈薄，這很有可能會(huì)漏電現(xiàn)象。

　　因此， 美國加州大學(xué)伯克萊分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授 發(fā)明了FinFET ，把原本 2D 構(gòu)造的 MOSFET 改為 3D 的 FinFET ，由于構(gòu)造很像魚鰭，也就得名“鰭式”。

　　2015年，胡正明教授憑借在FinFET上的貢獻(xiàn)榮獲美國年度國家技術(shù)和創(chuàng)新獎(jiǎng)。根據(jù)胡正明教授本人的介紹，F(xiàn)inFET實(shí)現(xiàn)了兩個(gè)突破：一是把晶體做薄并解決了漏電問題，二是向上發(fā)展，晶片內(nèi)構(gòu)從水平變成垂直，也就是把2D的MOSFET 變?yōu)?3D 的 FinFET。

　　而這種做法有怎樣的效果呢?

　　臺(tái)積電就曾表示：16nm FinFET工藝能夠顯著改進(jìn)芯片性能、功耗，并降低漏電率，柵極密度是臺(tái)積電28nm HPM工藝的兩倍，同等功耗下速度可以加快超過40%，同頻率下功耗則可以降低超過60%。

　　值得一提的是，被三星挖走的前臺(tái)積電員工梁孟松的博士論文指導(dǎo)教授就是胡正明，想必這也是三星能夠在14nm FinFET上實(shí)現(xiàn)大躍進(jìn)的原因之一吧。

　　相對于在晶體管上做文章的FinFET，SOI工藝則著眼于晶片底襯。

　　SOI(Silicon-On-Insulator絕緣體上硅)是指絕緣層上的硅，是一種用于集成電路集成電路的供應(yīng)商制造的新型原材料。SOI技術(shù)作為一種全介質(zhì)隔離技術(shù)，可以用來替代硅襯底。FD-SOI就是在襯底上做文章，在晶體管相同的情況下，采用FD-SOI技術(shù)可以實(shí)現(xiàn)在相同功耗下性能提高30%左右，或者在相同性能下，功耗降低30%左右。

　　根據(jù)格羅方德公布的數(shù)據(jù)：

　　22nm FD-SOI工藝功耗比28nmHKMG降低了70%;

　　芯片面積比28nmBulk縮小了20%;

　　光刻層比FinFET工藝減少接近50%;

　　芯片成本比16/14nm低了20%。

　　如果格羅方德發(fā)布的數(shù)據(jù)屬實(shí)，那么， 22nm FD-SOI擁有堪比14/16nm FinFET的性能和功耗，但芯片的成本卻與28nm相當(dāng) 。而且格羅方德還表示：若是將制程提升到14nm， 相對于 28nm SOI的會(huì)有35%的性能提升，功耗也會(huì)降到原來的一半 。

　　另外，SOI還具有了較高的跨導(dǎo)、降低的寄生電容、減弱的短溝效應(yīng)、較為陡直的亞閾斜率，與體硅電路相比，SOI電路的抗輻照強(qiáng)度提高了100倍。在高溫環(huán)境下，SOI器件性能明顯優(yōu)于體硅器件。

　　那么，為何FinFET會(huì)成為主流，即便是掌握了22nm FD-SOI工藝的格羅方德還是購買了三星的14nm FinFET技術(shù)授權(quán)呢?

　　原因就在于采用SOI工藝成本較高，而且現(xiàn)階段Intel和臺(tái)積電在硅襯底上能夠做出滿足要求的芯片，所以依舊使用硅襯底，臺(tái)積電市場份額巨大，而Intel有最好的技術(shù)，兩家選擇了FinFET，自然而然整個(gè)產(chǎn)業(yè)鏈就跟著走，SOI工藝也就只能在射頻和傳感器市場找存在感了。

　　| 摩爾定律放緩是微電子所自主工藝的機(jī)會(huì)

　　由于技術(shù)和商業(yè)上的原因，摩爾定律也失去了效力，而且受制于光刻技術(shù)、硅材料的極限等因素，若要再進(jìn)一步提升芯片性能，將FinFET和SOI相結(jié)合的道路不失為解決之道——采用FinFET+SOI襯底來提升芯片性能，畢竟FinFET(晶體管)+FD-SOI(底襯)顯然是優(yōu)于FinFET(晶體管)+硅襯底的。

　　而且由于商業(yè)上的原因，在制程大于28nm的情況下，隨著芯片制程的提升，成本會(huì)逐漸降低，但是在芯片制程達(dá)到28nm以后，單個(gè)晶體管的成本卻不降反升。這使得X nm FinFET(晶體管)+FD-SOI(底襯)的做法不僅在性能上不會(huì)遜色于Y nm FinFET(晶體管)+硅襯底(X>Y)，與在商業(yè)上也很可能是有一定優(yōu)勢的。而這也是兼容主流體硅FinFET工藝，通過體硅襯底形成介質(zhì)隔離的類SOI器件(FOI FinFET)已經(jīng)成為重要的研究方向的原因。

　　而微電子所的新工藝就類似于FinFET(晶體管)+FD-SOI(底襯)的思路，根據(jù)微電子所官方介紹可以整理，新型FinFET器件工藝有以下特點(diǎn)：

　　一是針對FOI FinFET的固有缺陷， 采用基于低溫低阻NiPt硅化物的全金屬化源漏在介質(zhì)隔離上 可以有效消除常規(guī)體fin上的漏電影響，并大幅降低源漏寄生電阻。使實(shí)際物理柵長為20nm的FOI FinFET的源漏接觸電阻和方塊電阻分別減小10倍和1.1倍，從而將N/P型FOI FinFET器件性能提高大約30倍，并且維持新結(jié)構(gòu)的優(yōu)異短溝道抑制特性。

　　二是由NiPt全金屬源漏與Si界面的晶格失配在溝道中產(chǎn)生了附加張應(yīng)力， 有效地增強(qiáng)了電子遷移率 ，為N型 FOI FinFET的溝道遷移率增強(qiáng)技術(shù)提供新的集成方案。

　　三是通過肖特基源漏(SBSD)技術(shù)使源漏寄生電阻進(jìn)一步降低，有效地 提升了P型 FOI FinFET器件驅(qū)動(dòng)性能(大于50%) 。研究結(jié)果表明，全金屬化源漏FOI FinFET相比類似工藝的常規(guī)FinFET漏電降低1個(gè)數(shù)量級，驅(qū)動(dòng)電流增大2倍，驅(qū)動(dòng)性能在低電源電壓下達(dá)到國際先進(jìn)水平。由于替代了傳統(tǒng)的源漏SiGe外延技術(shù)，與極小pitch的大規(guī)模FinFET器件的兼容性更好，有助于降低制造成本，提高良品率，具有很高的技術(shù)價(jià)值。

　　也正是因此，微電子所的新型FinFET器件工藝能夠得到IBM、意法半導(dǎo)體等國際知名主流集成電路公司的青睞。

　　最后要說的是，能否被商業(yè)化，技術(shù)指標(biāo)是一方面，產(chǎn)業(yè)聯(lián)盟也非常重要。如果國內(nèi)研究所、企業(yè)能夠和IBM、意法半導(dǎo)體、格羅方德等公司組成產(chǎn)業(yè)聯(lián)盟，共同推廣這項(xiàng)工藝，也許能有所斬獲。