滿足嵌入式系統(tǒng)電路特性測(cè)試需求的JTAG技術(shù)

引言

IEEE 1149.1邊界掃描測(cè)試標(biāo)準(zhǔn)(通常稱為JTAG、1149.1或"dot 1")是一種用來(lái)進(jìn)行復(fù)雜IC與電路板上的特性測(cè)試的工業(yè)標(biāo)準(zhǔn)方法，大多數(shù)復(fù)雜電子系統(tǒng)都以這種或那種方式用到了IEEE1149.1(JTAG)標(biāo)準(zhǔn)。為了更好地理解這種方法，本文將探討在不同年代的系統(tǒng)開(kāi)發(fā)與設(shè)計(jì)中是如何使用JTAG的，通過(guò)借助過(guò)去有關(guān)JTAG接入的經(jīng)驗(yàn)或投入，推動(dòng)設(shè)計(jì)向新一代發(fā)展。

大多數(shù)復(fù)雜電子系統(tǒng)都以這種或那種方式用到了IEEE1149.1(JTAG)標(biāo)準(zhǔn)。如果系統(tǒng)采用的是復(fù)雜FPGA或CPLD，那么幾乎可 以肯定這些硬件是通過(guò)JTAG端口設(shè)置的。如果系統(tǒng)利用仿真工具來(lái)調(diào)試硬件或軟件，那么仿真工具也很可能是通過(guò)JTAG端口與微處理器對(duì)話。而且，如果系 統(tǒng)中采用了球柵陣列(BGA)封裝的IC，那么JTAG也是測(cè)試BGA器件與底層印制電路板之間連接的最有效方法。

支持EEE 1149.1邊界掃描測(cè)試標(biāo)準(zhǔn)的IC與電路板都具備一個(gè)支持JTAG測(cè)試的4線串行總線(第5條線為可選的復(fù)位線)-TDI(測(cè)試數(shù)據(jù)輸入)、TDO(測(cè) 試數(shù)據(jù)輸出)、TMS(測(cè)試模式選擇)與TCK(測(cè)試時(shí)鐘)。該總線主要支持對(duì)焊點(diǎn)、電路板過(guò)孔、短路和開(kāi)路等連接進(jìn)行結(jié)構(gòu)測(cè)試。此外，許多CPLD和 FPGA制造商也將JTAG作為其器件在系統(tǒng)編程與配置的標(biāo)準(zhǔn)方法。JTAG不但支持結(jié)構(gòu)(互連)測(cè)試，如今還是一種用于在系統(tǒng)級(jí)實(shí)現(xiàn)配置、編程以及混合 信號(hào)測(cè)試的標(biāo)準(zhǔn)方法。

但大多數(shù)設(shè)計(jì)團(tuán)隊(duì)都在新設(shè)計(jì)中對(duì)JTAG的應(yīng)用更傾向于不一步到位，而是以一種更易掌控的方式慢慢轉(zhuǎn)為全面利用JTAG接口。有些團(tuán)隊(duì)規(guī) 則(discipline)中廣泛利用了JTAG接口，有些則只利用了其中很有限的一部分。但每種規(guī)則都根據(jù)其自身的需要調(diào)整JTAG。在各種規(guī)則的共同 作用下，發(fā)展出了幾代不同的JTAG應(yīng)用，每一代JTAG應(yīng)用都有各自的特點(diǎn)，具有某種增強(qiáng)功能。

圖1：第二代JTAG應(yīng)用：利用JTAG多支路復(fù)用器簡(jiǎn)化對(duì)多個(gè)JTAG鏈的接入。

由于存在各種各樣的JTAG接入要求，所以開(kāi)發(fā)團(tuán)隊(duì)必需采用一種跨規(guī)則的JTAG接入策略以最大程度地發(fā)揮JTAG接入的功能。這種策略對(duì) 于實(shí)現(xiàn)一種標(biāo)準(zhǔn)方法非常必要，這種標(biāo)準(zhǔn)方法可以復(fù)用，并且下一代產(chǎn)品可以基于其構(gòu)建。為了更好地理解這種方法，我們將探討在不同年代的系統(tǒng)開(kāi)發(fā)與設(shè)計(jì)中是 如何使用JTAG的，目的是通過(guò)借助過(guò)去有關(guān)JTAG接入的經(jīng)驗(yàn)或投入，推動(dòng)設(shè)計(jì)向新一代發(fā)展。

JTAG應(yīng)用的各個(gè)階段

在JTAG應(yīng)用的第一階段，只用到了某些有關(guān)電路板的特性和功能，有關(guān)該方法的整理和標(biāo)準(zhǔn)化工作卻做得很少。

這是一種最簡(jiǎn)單的方法，幾乎甚至完全不需要進(jìn)行任何軟件工具投資，通常使用IC廠商提供的免費(fèi)工具即可。該階段的JTAG通常不具備或者只 具備很有限的診斷功能，也沒(méi)有可用于生成測(cè)試或編程的矢量的軟件。這時(shí)的JTAG接入只在生產(chǎn)時(shí)用于配置CPLD或?qū)﹂W存編程。稍復(fù)雜一些的板卡也可以用 它來(lái)做測(cè)試。

然而，這并不是成本最低的方法。因?yàn)槊糠N規(guī)則都有可能會(huì)為其自身的需要用一個(gè)單獨(dú)的JTAG接頭(header)，于是一塊電路板上就得 用多個(gè)JTAG接頭，從而增加了成本，也占用了電路板空間。而且，每種規(guī)則可能都會(huì)開(kāi)發(fā)它們自己的“自制”軟件工具和硬件，以實(shí)現(xiàn)與JTAG特性的交互， 而這些軟件工具和硬件對(duì)其他規(guī)則(discipline)而言卻是多余的。所以，采用這種方法開(kāi)發(fā)的產(chǎn)品受其定制開(kāi)發(fā)的影響，很難轉(zhuǎn)移到新一代的產(chǎn)品中 去。如果在生產(chǎn)中采用，這種方法也會(huì)增加成本，因?yàn)樗枰M(jìn)行多次插入。

許多開(kāi)發(fā)團(tuán)隊(duì)都被這一代JTAG應(yīng)用綁住了手腳。最終，當(dāng)系統(tǒng)復(fù)雜性持續(xù)增大時(shí)，要保持產(chǎn)品的競(jìng)爭(zhēng)力，就必需采用一種JTAG接入策略。

第二代JTAG應(yīng)用

在第二代JTAG應(yīng)用中， 不同的開(kāi)發(fā)團(tuán)隊(duì)規(guī)則對(duì)在新板卡設(shè)計(jì)上采用JTAG功能進(jìn)行管理。該階段的JTAG應(yīng)用需要一定程度的ATPG(自動(dòng)測(cè)試程序生成)軟件工具(這類軟件工具 具有穩(wěn)健的診斷功能)投資，用于對(duì)編程和測(cè)試矢量的開(kāi)發(fā)和傳送進(jìn)行管理。這類ATPG工具的供應(yīng)商提供從簡(jiǎn)單的針對(duì)每一任務(wù)的矢量生成的支持與咨詢服務(wù)， 也提供生產(chǎn)用的多任務(wù)(multi-seat)全套軟件支持。

在每塊電路板上添加一個(gè)策略性IC器件-JTAG復(fù)用器件，目的是去除電路板上的多個(gè)1149.1接頭并管理多個(gè)JTAG通路。這個(gè)JTAG復(fù)用器件所占用的電路板空間通常比一個(gè)JTAG接頭還小，但卻簡(jiǎn)化了元件的隔離，也簡(jiǎn)化了提高接入效率所需掃描路徑的組織。

例如，開(kāi)發(fā)人員可能會(huì)希望將不同廠商的FPGA隔離在不同的掃描鏈中，以便簡(jiǎn)化利用每個(gè)廠商提供的工具接入JTAG的過(guò)程。另外，我們可能 還希望將微處理器放在一個(gè)單獨(dú)的掃描鏈中，從而在仿真工具調(diào)試軟件或在閃存寫程序時(shí)，最大程度提高微處理器的運(yùn)行速度。ATPG廠商對(duì)這些器件都提供了很 好的支持，因此軟件支持通常很簡(jiǎn)單，直接提供交鑰匙的方案。

圖2：第三代J：將JTAG總線的擴(kuò)展到在整個(gè)背板以連接多個(gè)板卡。

如今我們的第二代設(shè)計(jì)都只有一個(gè)單獨(dú)的JTAG接入點(diǎn)，在這種基本配置下，整個(gè)板卡的所有仿真、配置和1149.1測(cè)試都可以在一次插入中，在一個(gè)測(cè)試站(test station)上用一個(gè)基于PC的系統(tǒng)來(lái)實(shí)現(xiàn)。