新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 51單片機的邊沿觸發(fā)及電平觸發(fā)簡介及測量

51單片機的邊沿觸發(fā)及電平觸發(fā)簡介及測量

作者: 時間:2017-05-04 來源:網絡 收藏

  的外部中斷有兩種觸發(fā)方式可選:電平觸發(fā)和邊沿觸發(fā)。選擇電平觸發(fā)時,單片機在每個機器周期檢查中斷源口線,檢測到低電平,即置位中斷請求標志,向CPU請求中斷。選擇邊沿觸發(fā)方式時,單片機在上一個機器周期檢測到中斷源口線為高電平,下一個機器周期檢測到低電平,即置位中斷標志,請求中斷。

本文引用地址:http://m.butianyuan.cn/article/201705/358762.htm

  這個原理很好理解。但應用時需要特別注意的幾點:

  1)電平觸發(fā)方式時,中斷標志寄存器不鎖存中斷請求信號。也就是說,單片機把每個機器周期的S5P2采樣到的外部中斷源口線的電平邏輯直接賦值到中斷標志寄存器。標志寄存器對于請求信號來說是透明的。這樣當中斷請求被阻塞而沒有得到及時響應時,將被丟失。換句話說,要使電平觸發(fā)的中斷被CPU響應并執(zhí)行,必須保證外部中斷源口線的低電平維持到中斷被執(zhí)行為止。因此當CPU正在執(zhí)行同級中斷或更高級中斷期間,產生的外部中斷源(產生低電平)如果在該中斷執(zhí)行完畢之前撤銷(變?yōu)楦唠娖?了,那么將得不到響應,就如同沒發(fā)生一樣。同樣,當CPU在執(zhí)行不可被中斷的指令(如RETI)時,產生的電平觸發(fā)中斷如果時間太短,也得不到執(zhí)行。

  2)邊沿觸發(fā)方式時,中斷標志寄存器鎖存了中斷請求。中斷口線上一個從高到低的跳變將記錄在標志寄存器中,直到CPU響應并轉向該中斷服務程序時,由硬件自動清除。因此當CPU正在執(zhí)行同級中斷(甚至是外部中斷本身)或高級中斷時,產生的外部中斷(負跳變)同樣將被記錄在中斷標志寄存器中。在該中斷退出后,將被響應執(zhí)行。如果你不希望這樣,必須在中斷退出之前,手工清除外部中斷標志。

  3)中斷標志可以手工清除。一個中斷如果在沒有得到響應之前就已經被手工清除,則該中斷將被CPU忽略。就如同沒有發(fā)生一樣。

  4)選擇電平觸發(fā)還是邊沿觸發(fā)方式應從系統(tǒng)使用外部中斷的目的上去考慮,而不是如許多資料上說的根據(jù)中斷源信號的特性來取舍。比如,有的書上說(《Keil C51使用技巧及實戰(zhàn)》),就有類似的觀點。

  MCS51 單片機系列屬于8位單片機,它是Intel公司繼MCS48系列的成功設計之后,于1980年推出的產品。由于MCS51系列具有很強的片內功能和指令系統(tǒng),因而使單片機的應用發(fā)生了一個飛躍,這個系列的產品也很快成為世界上第二代的標準控制器。51系列單片機有5個中斷源,其中有2個是外部輸入中斷源 INT0和INT1??捎芍袛嗫刂萍拇嫫鱐CON的IT1(TCON.2)和IT0(TCON.1)分別控制外部輸入中斷1和中斷0的中斷觸發(fā)方式。若為 0,則外部輸入中斷控制為電平觸發(fā)方式;若為1,則控制為邊沿觸發(fā)方式。這里是下降沿觸發(fā)中斷。

  1 問題的引出

  幾乎國內所有的單片機資料對單片機邊沿觸發(fā)中斷的響應時刻方面的定義都是不明確的或者是錯誤的。例如文獻[1]中關于邊沿觸發(fā)中斷響應時刻的描述為“對于脈沖觸發(fā)方式(即邊沿觸發(fā)方式)要檢測兩次電平,若前一次為高電平,后一次為低電平,則表示檢測到了負跳變的有效中斷請求信號”,但實際情況卻并非如此。

  我們知道,單片機外部輸入的中斷觸發(fā)電平是TTL電平。對于TTL電平,TTL邏輯門輸出高電平的允許范圍為

  2.4~5 V,其標稱值為3.6 V;輸出低電平的允許范圍為0~0.7 V,其標稱值為0.3 V[2],在0.7 V與2.4 V之間的是非高非低的中間電平。

  這樣,在實際應用中,假設單片機外部中斷引腳INT0輸入一路由+5 V下降到0 V的下降沿信號,單片機在某個時鐘周期采樣INT0引腳得到2.4 V的高電平;而在下一個時鐘周期到來進行采樣時,由于實際的外部輸入中斷觸發(fā)信號由高電平變?yōu)榈碗娖酵枰欢ǖ臅r間,因此,檢測到的可能并非真正的低電平(小于0.7 V),而是處于低電平與高電平之間的某一中間電平,即0.7~2.4 V的某一電平。對于這種情況,單片機是否會依然置位中斷觸發(fā)標志從而引發(fā)中斷呢?關于這一點,國內的絕大部分教材以及單片機生產商提供的器件資料都沒有給予準確的定義,但在實際應用中這種情況確實會碰到。

  以美國Analog公司生產的運算放大器芯片AD708為例,其轉換速率(slew rate)為0.3 V/μs,在由AD708芯片組成的比較器電路中,其輸出方波的下降沿由2.4 V下降到0.7 V,所需時間約為: (2.4 V-0.7 V)/0.3V·μs-1=4.67 μs。即需要約 4.67 μs的過渡時間,下降沿才真正地由高電平下降為低電平,在實際應用電路中,這個下降時間往往可達10 μs以上。對于精密的測量系統(tǒng),這么長的不確定時間是無法接受的,因此,有必要對單片機邊沿中斷觸發(fā)時刻進行精確的測定。



關鍵詞: 51單片機

評論


相關推薦

技術專區(qū)

關閉