鋰離子電池管理芯片的研究及其低功耗設(shè)計(jì) — 鋰離子電池管理芯片的電路實(shí)現(xiàn) (三)

4.3關(guān)鍵模擬電路設(shè)計(jì)

4.3.1偏置電路及基準(zhǔn)源 電路電池管理芯片中，偏置電路設(shè)計(jì)是整個(gè)系統(tǒng)設(shè)計(jì)的基礎(chǔ)和關(guān)鍵，具體可以分為電流偏置和電壓偏置電路，而且這兩者相互之間可以轉(zhuǎn)換。偏置電路的功能是用來 給其它的電路模塊提供穩(wěn)定的電壓或電流，也被稱為基準(zhǔn)電流或基準(zhǔn)電壓，所以其穩(wěn)定性對(duì)整個(gè)電路的性能有較大影響。

1設(shè)計(jì)考慮

電池管理芯片對(duì)偏置電路的指標(biāo)要求有一定的特殊性?？偟恼f來，無論是電壓基準(zhǔn)還是電流基準(zhǔn)都要求其輸出特性穩(wěn)定，包括低的電源電壓相關(guān)性（即高

PSRR）、低溫度系數(shù)，良好的負(fù)載特性，低的電流消耗（最好在1uA以內(nèi)）及工藝無關(guān)性。其中，輸出對(duì)電源電壓的相關(guān)性是可以用輸出敏感度來表征



式中，Y表示輸出的電壓或電流。而溫度系數(shù)反映了輸出值隨溫度的變化量，通常定義如下：



對(duì)于高性能偏置電路來講，理想偏置電路所提供的電壓或電流與電源電壓、溫度和工藝等因素是無關(guān)的。但在實(shí)際的電路中，這些不可能同時(shí)實(shí)現(xiàn)。只能通過電路結(jié)構(gòu)原理上的改進(jìn)及優(yōu)化設(shè)計(jì)，版圖布圖、工藝的改進(jìn)等方面更進(jìn)一步提高偏置電路輸出電壓或電流的穩(wěn)定性。

應(yīng) 該指出，在偏置電路的所有設(shè)計(jì)指標(biāo)中，輸出與電源電壓相關(guān)性或者PSRR是一個(gè)關(guān)鍵的設(shè)計(jì)指標(biāo)。如果PSRR特性退化，必然造成抗噪聲能力減弱。尤其對(duì)數(shù) ?；旌舷到y(tǒng)，數(shù)字部分的大量噪聲干擾，通過襯底和電源耦合等各種途徑，影響到模擬信號(hào)的品質(zhì)。PSRR是抗電源噪聲耦合的重要指標(biāo)，良好的PSRR特性可 以保證，在規(guī)定的范圍內(nèi)，無論電源如何改變，電路輸出的變化可控制在規(guī)定范圍內(nèi)，即近似認(rèn)為不變。下面將從偏置電路的輸出特性入手，分析具有較高電源電壓 抑制比的低功耗偏置電路的原理、設(shè)計(jì)及實(shí)現(xiàn)。

2基于U_T的亞閾值自偏置電路

在一般的電流偏置結(jié)構(gòu)中，輸入電流I IN由電源電壓和電阻決定，即I IN對(duì)電源電壓的靈敏度很高。為了使產(chǎn)生的偏置電流I OUT對(duì)電源電壓具有較低的靈敏度，可以利用一些與電源電壓相關(guān)度不高的電壓來產(chǎn)生偏置電流。常用的電壓有V_BE、V_TH、V_GS、U_T、齊納二極管的反向擊穿電壓等，這些電壓隨電源的變化較小，利用這些電壓可以極大改善輸出電流對(duì)電源電壓的靈敏度。如果對(duì)基于V_BE和V_TH的電流源加以改進(jìn)，形成自偏置結(jié)構(gòu)，可進(jìn)一步減小輸出電流對(duì)電源電壓的靈敏度。

自偏置結(jié)構(gòu)的基本思想是使I_IN不再基于電源電壓和電阻，而是基于跟蹤電流源本身的輸出電流I_OUT。其原理框圖如圖4.3.1所示：



圖4.3.1中，兩個(gè)變量I_IN和I_OUT的關(guān)系由電流源和電流鏡共同決定。從電流源的角度來看，輸出電流和輸入電流間的函數(shù)關(guān)系將隨不同的電流源而變化；從電流鏡的角度來看，如果電流鏡為單位增益，則輸入電流與輸出電流保持相等。

即輸出電流和輸入電流互為變化的基準(zhǔn)。整個(gè)電路的工作點(diǎn)位于電流源和電流鏡輸出特性的交叉點(diǎn)。

相 對(duì)而言，基于熱電壓U T的自偏置結(jié)構(gòu)的溫度系數(shù)較小。U T的產(chǎn)生有兩種方法：一是可以利用兩個(gè)PN結(jié)的差值來獲得，二是可以利用MOS管工作在亞閾值區(qū)時(shí)具有類似PN結(jié)的I－V特性來產(chǎn)生。第二種方案中，由于 MOS管工作在亞閾值區(qū)，可使得電路的功耗變得很小，在低功耗設(shè)計(jì)中很有競(jìng)爭(zhēng)力。圖4.3.2給出了MOS工作在亞閾值區(qū)的自偏置結(jié)構(gòu)：



圖中，N1、N₂和R組成Peaking電流鏡，其優(yōu)點(diǎn)是可以方便地得到電流為幾μA甚至是nA級(jí)的電流；P1和P2則組成基本電流鏡。

在該電路中，假設(shè)I IN很小，則R上的壓降也較小，N1工作在飽和區(qū)。根據(jù)KVL知：



其中，實(shí)際上，如果輸入電流I_IN很小，則V_OVN1﹤2nU_T時(shí)，根據(jù)使用的工藝模型求得k≈100μA/V²,若取W/L=10，則只要電流小于5μA，N1就工作在亞閾值區(qū)。

根據(jù)式（4.3.4），V_OVN2﹤V_OVN1時(shí)，所以N1和N2均工作于亞閾值區(qū)，當(dāng)滿足V_DS﹤4U_T,有I_D=(W/L)L_ESexp[V_GS/(nU_T)]根據(jù)電路原理圖可求出輸出電流I_OUT：有根據(jù)電路原理圖可求出輸出電流I_OUT：



式中，S表示各管的W/L比， I_ES是一個(gè)與工藝有關(guān)的參數(shù)，可表示為I_ES =μC_OXnU_T²exp[（-V_T0-nU_T）/ nU_T].假定由P1和P2組成電流增益為1的電流鏡，當(dāng)電路穩(wěn)定時(shí)，其工作電流可通過上式求得：



從上式可以看出輸出電流與V_DD無關(guān)，但在實(shí)際電路中，由于存在溝道長(zhǎng)度調(diào)制效應(yīng)，I_IN和I_OUT隨V_DD的增加而緩慢增加，且I_OUT/I_IN的比值也稍有變化。

再求輸出電流的溫度系數(shù)，將式（4.3.7）兩邊分別對(duì)T求導(dǎo)，有



從式（4.3.8）可以看出，由于U_T具有正的溫度系數(shù)，約0.086mV/℃，電阻也具有正的溫度系數(shù)，所以能夠互相抵消一部分。和基于V_BE和V_TH的自偏置電路相比，基于U_T的自偏置電路的溫度系數(shù)顯然較低。

3無電阻的亞閾值電流偏置電路

由式（4.3.7）可以計(jì)算出，要降低偏置電路的消耗，將M1和M2偏置nA級(jí)電流工作，則需要提高電阻R的值。根據(jù)MOS在線性區(qū)的工作特性，可以用MOS來代替電阻，基于這種想法可以實(shí)現(xiàn)無電阻的MOS亞閾值自偏置結(jié)構(gòu)，電路圖見4.3.3.



由圖4.3.3可知，如果支路電流較小，則N 1和N2工作在亞閾值區(qū)，N4工作在線性區(qū)，其中P1和P2構(gòu)成比例電流鏡。圖中可以得到



若P1和P2為等比例電流鏡，則有S_P1=S_P2。上式可化簡(jiǎn)為：



通常，取（S_N1 /S_N2）﹤19，所以VDSN4為100mA左右，只要保證VGSN4〉VTH+80mA,則N4即可工作在線性區(qū)，作為電阻來使用。為了保證電流精度，設(shè)計(jì)時(shí)應(yīng)保證P1~P5及N3、N6、N7工作于飽和區(qū)，而工作區(qū)域的設(shè)定主要依靠W/L的調(diào)節(jié)來實(shí)現(xiàn)。




其中式(4.3.14)可以看出，輸出電流與熱電壓 UT的平方成正比，而與電源電壓無關(guān)，從而可以達(dá)到恒流的目的。

4電流求和型的亞閾值電壓基準(zhǔn)源

前面所提出的電壓或電流源能夠保證與電源電壓基本無關(guān)，但是，式（4.3.14）

可 以看出，輸出的溫度穩(wěn)定性不夠。因此，基準(zhǔn)源的設(shè)計(jì)主要是在電路結(jié)構(gòu)上采取補(bǔ)償技術(shù)以抵消溫度特性，即利用各具有正溫度系數(shù)和負(fù)溫系數(shù)的電壓量，配以適當(dāng) 的權(quán)重系數(shù)，獲得零溫度系數(shù)的穩(wěn)定輸出。典型結(jié)構(gòu)的帶隙基準(zhǔn)源可以歸為電壓求和型，輸出電壓V REF =V BE +KU T，其中，K是調(diào)節(jié)溫度系數(shù)的權(quán)重系數(shù)，輸出基本是固定值1.26V.其中，采用運(yùn)放結(jié)構(gòu)的帶隙基準(zhǔn)源性能較優(yōu)，但同時(shí)有大的失調(diào)電壓和較高的功耗；即使 不考慮運(yùn)放對(duì)最低工作電壓的影響，其最低的電源電壓也僅在1.5V左右。由于在電池管理芯片中，電壓基準(zhǔn)源是集成是系統(tǒng)內(nèi)部的。在保證一定性能的前提下， 功耗、工作電壓乃至芯片的面積都是設(shè)計(jì)的重要指標(biāo)，因此可以采用無運(yùn)放的簡(jiǎn)單補(bǔ)償電路結(jié)構(gòu)。而采用電流求和模式[106-109]的帶隙基準(zhǔn)源可以克服利 用電壓求和的低電壓場(chǎng)合工作局限性，其基本原理圖如圖4.3.4所示。

從圖4.3.4中可以得到：

可 見，這種基準(zhǔn)源的模式是先得到電流值（括號(hào)內(nèi)的兩項(xiàng)）：一路和U T相關(guān)，并具有正溫度系數(shù)（Proportional To Absolute Temperature， PTAT）的電流，另一路是和V BE相關(guān)的，并具有負(fù)溫度系數(shù)（Inversely Proportional To Absolute Temperature，IPTAT）的電流，再通過從電阻上取壓降來獲得基準(zhǔn)輸出電壓，所以這種模式通常被稱為電流模式基準(zhǔn)源。式（4.3.15）可 知，當(dāng)R=R 1時(shí)，和電壓求和模式完全等價(jià)；取不同的R值，就可以得到不同的電壓值，輸出較電壓求和模式的靈活；只要保證R和R₁采用相同類型的電阻，即溫度系數(shù)也相同，就不會(huì)對(duì)輸出基準(zhǔn)電壓的溫度系數(shù)產(chǎn)生影響。

根 據(jù)分析可知，由于采用電流求和模式既可以利用帶隙基準(zhǔn)源的原理產(chǎn)生高性能的輸出結(jié)果，又可以得到調(diào)節(jié)范圍較大的輸出電壓，比電壓求和模式有明顯的優(yōu)勢(shì)。此 外，電流求和模式更有利于在較低的電源電壓下工作。電路設(shè)計(jì)的難點(diǎn)在于，如何產(chǎn)生I PTAT以及如何利用I IPTAT，同時(shí)各支路電流應(yīng)盡可能減小以降低電路功耗。為了能利用P阱CMOS工藝實(shí)現(xiàn)，本文設(shè)計(jì)了一種電流求和型的電壓基準(zhǔn)源，電路結(jié)構(gòu)見圖 4.3.5 。

從圖中可以看出，電路可以分為三個(gè)主要部分：PTAT電流產(chǎn)生電路、IPTAT電流產(chǎn)生電路和電流求和電路。此外，為了使電路在加上電源電壓后能正常工作，還設(shè)計(jì)了啟動(dòng)支路。

PTAT 電流產(chǎn)生電路采用了自偏置結(jié)構(gòu)，其原因如下：根據(jù)前面的分析，基于U T的亞閾值自偏置電路，具有較高的電源電壓抑制比，同時(shí)，如果不考慮電阻的溫度系數(shù)，則輸出電流將和U T一樣，具有正溫度系數(shù)。電路由R1、P3、P4、N3和N4組成。通過選擇合適的R1值來使N3和N4工作在亞閾值區(qū)；為保證電流精度，P3和P4需工 作在飽和區(qū)。計(jì)算過程和前面類似，當(dāng)SP₃ =SP₄時(shí)，則輸出電流



式（4.3.16）可以看出，不考慮電阻R1的溫度系數(shù)，電流IP₄與熱電壓U_T成線性關(guān)系，同樣具有正溫度系數(shù)。

在P阱CMOS工藝中，如何利用產(chǎn)生IPTAT電流，最后實(shí)現(xiàn)相對(duì)于地而非電源電壓的基準(zhǔn)電壓是一個(gè)設(shè)計(jì)難點(diǎn)。CMOS工藝中寄生NPN示意圖見圖4.3.6.圖中可知，和N阱工藝不同，P阱工藝中輸出的V BE是相對(duì)于V DD的壓降。



因此，圖4.3.5中的IPTAT電流由Q0、R0、P1、P2、N1和N2產(chǎn)生。其中N1、N2組成的電流鏡和由P1、P2組成的電流鏡疊加后，形成一個(gè)反饋回路，保證A點(diǎn)和B點(diǎn)電位相等。流過R0的電流則為



不考慮電阻R0的溫度系數(shù)，則此電流具有與V_BE相關(guān)的負(fù)溫度系數(shù)，而與電源電壓無關(guān)。

圖4.3.5中的電流求和電路由N5、N2、P5、P4、P6、P7電流鏡以及求和電阻R2構(gòu)成，所輸出的基準(zhǔn)電壓V REF可表示為



從（4.3.18）式可以看出，通過調(diào)整電路中P4～P7、N2～N5的K值、R0以及R1值，理論上可以實(shí)現(xiàn)在R2上輸出具有零溫度系數(shù)的基準(zhǔn)電壓V_REF。適當(dāng)調(diào)整R2值，可以使輸出基準(zhǔn)可調(diào)；或者利用電阻分壓結(jié)構(gòu)，可以輸出不同的基準(zhǔn)電壓，因此電路輸出比較靈活。此外，電路中電阻值和器件參數(shù)均取比值，能最大程度地避免工藝漂移引起的輸出變化。

（4.3.18） 式還表明，要盡可能降低兩部分電流產(chǎn)生電路的功耗，使電路的電流有效地消耗在求和電阻上，這既可以降低電路總功耗，又可以在電路輸出一定基準(zhǔn)電壓時(shí)減小求 和電阻值，節(jié)省芯片面積。在IPTAT電流產(chǎn)生電路中，可以通過提高R0阻值，同時(shí)降低流過Q0的電流來降低電流消耗；在PTAT電流產(chǎn)生電路，N3和 N4正確工作在亞閾值區(qū)則保證了極低的消耗電流。

圖4.3.5中的電流產(chǎn)生電路均有兩個(gè)平衡工作點(diǎn)，即零點(diǎn)和正常工作點(diǎn)。因此，都需要一個(gè)啟動(dòng)電路，使電路能在上電的過程中脫離零點(diǎn)而穩(wěn)定工作；從電路功耗考慮，啟動(dòng)電路在電路進(jìn)入正常工作后應(yīng)斷開，沒有電流消耗。

以 PTAT電流產(chǎn)生電路為例，設(shè)計(jì)時(shí)從P4的漏極加入了RC電路，構(gòu)成自偏置電路的啟動(dòng)電路。上電的過程中，即當(dāng)有一個(gè)階躍型電壓加到電路的瞬間，C1近似 為短路，R3和C1給P4提供了從電源到地的直流通路，經(jīng)過3～5個(gè)RC時(shí)間常數(shù)后，C1中電流降為零，而此時(shí)P4也進(jìn)入了穩(wěn)定工作狀態(tài)，電路完成啟動(dòng)。 同樣，IPTAT電流產(chǎn)生電路中加入了啟動(dòng)電容C0以使電路在上電后能進(jìn)入正常工作狀態(tài)

5取樣電路

如果從輸出與電源電壓的相 關(guān)性角度，電阻分壓型偏置電路的相關(guān)度為100%，顯然不適合充當(dāng)需要有穩(wěn)定電流或電壓輸出的偏置電路。但是，這也從另一方面說明，電阻分壓電路輸出能很 好地跟隨電源電壓的變化，可以充當(dāng)電池管理芯片中的另一個(gè)重要電路—取樣電路。這是由電阻I-V特性是典型的線性所決定的。圖4.3.7是系統(tǒng)所用的兩個(gè) 分壓電路，分別對(duì)過充電壓、過放電壓進(jìn)行采樣。

圖中的控制信號(hào)均由數(shù)字模塊產(chǎn)生。POWERDB是電路進(jìn)入Power Down模式的控制信號(hào)，PM_OCB和PM_ODB則是根據(jù)負(fù)載特性對(duì)取樣模式進(jìn)行選擇的信號(hào)，而CTR_OD_REFB和CTR_OC_REFB通過 調(diào)節(jié)分壓電阻比，來實(shí)現(xiàn)過充和過放的遲滯釋放功能。

和有源電阻分壓電路相比，圖7.3.7所示的電路有線性好，分壓比可調(diào)，不受工作電壓大小限制的優(yōu)點(diǎn)，更重要的是，利用電阻分壓，既可以盡可能地避免了工藝漂移引起的輸出信號(hào)變化，又可以配合較成熟的Trimming技術(shù)來有效控制輸出信號(hào)的精度。



4.3.2比較器電路

比 較器是電池管理芯片中較常見也較重要的模擬電路模塊之一。其中，過充比較器更是較為關(guān)鍵的模塊，不僅要求它具有較高的檢測(cè)精度和較強(qiáng)的抗干擾能力，同時(shí)還 要求它消耗電流較小，設(shè)計(jì)難度較大。以下對(duì)具有代表性的過充比較器電路進(jìn)行分析設(shè)計(jì)。圖4.3.8為過充電檢測(cè)比較器的結(jié)構(gòu)圖。



圖 4.3.8中，電路的比較功能主要由前兩級(jí)完成，功能實(shí)現(xiàn)并不困難，但需要著重從影響性能各個(gè)因素考慮設(shè)計(jì)該電路。輸入級(jí)中，差分對(duì)采用PMOS管，主要 基于電路噪聲和電源電壓抑制比的考慮。一方面，由于電路工作于低頻條件下，此時(shí)1/f噪聲是器件重要的噪聲源。PMOS管的1/f噪聲比NMOS小，為了 減小輸入噪聲，采用PMOS管作為差分輸入管，除瞬間干擾，過充電釋放檢測(cè)的延時(shí)可以短一些。這樣，過充電釋放的延時(shí)直接在過充電比較器中對(duì)電容充電實(shí) 現(xiàn)。另一方面，P差分對(duì)輸入的電源電壓抑制比高于N差分對(duì)輸入，這是因?yàn)檩敵龉躈3不是將電源電壓的變化直接饋通至輸出端，而是利用電流源P3的隔離，使 輸出端受電源電壓的影響減小。

比較器消耗電流可以從兩個(gè)方面考慮，一是減小偏置電流，將P0、P3、N4和P6偏置在亞閾值區(qū)。二是在過 放電狀態(tài)下，用Power Down狀態(tài)信號(hào)POWERD、POWERDB將整個(gè)電路關(guān)斷，前三級(jí)用偏置電路關(guān)斷，P4用于關(guān)斷從V DD、P5和N5組成的通路，P8和P9保證比較器在Power Down狀態(tài)和功耗管理狀態(tài)下輸出正確的信號(hào)。

由失調(diào)和1/f噪聲分析可知，增大輸入級(jí)管的柵面積可以減小失調(diào)和1/f噪聲。

綜合考慮失調(diào)和噪聲性能，偏置電流取10nA時(shí)，P管和N管都能偏置在亞閾值區(qū)，再與偏置電路提供的信號(hào)相配合，可以確定P0的寬長(zhǎng)比。在靜態(tài)情況下，要求比較器輸入級(jí)完全對(duì)稱：



由于N1與N2中電流相等，且N1的柵極和漏極相連，根據(jù)平衡條件，N2的漏極電壓應(yīng)基本上等于N1的柵極電壓，則



由（4.3.19）式和（4.3.20）式可以確定P3、N3的尺寸。至此，過充比較器的前兩級(jí)已設(shè)計(jì)完成。還需驗(yàn)證比較器是否滿足分辨率要求，設(shè)計(jì)過充比較器的檢測(cè)精度為±25mV，提高分辨率的方法是提高比較器的增益，前兩級(jí)的增益公式為



在亞閾值區(qū)的增益比強(qiáng)反型大，一般能滿足要求。

后兩級(jí)參數(shù)的選擇主要根據(jù)COMP_OC的上跳變延時(shí)T RISE確定。根據(jù)對(duì)系統(tǒng)的分析，過充電保護(hù)釋放檢測(cè)精度相對(duì)低一些，設(shè)計(jì)其延時(shí)為0.4ms ~0.8ms.顯然T_RISE主要通過恒流I_N4對(duì)電容C1放電產(chǎn)生的延時(shí)Δt和前兩級(jí)的延時(shí)決定。

4.3.3其它重要功能電路

1過流短路保護(hù)電路

負(fù)載短路檢測(cè)電路如圖4.3.9所示，當(dāng)電池在放電過程中出現(xiàn)負(fù)載短路時(shí)，保護(hù)電路VM端的電位就會(huì)大于或等于特定的值V_SHORT。短路保護(hù)電路的主要作用是當(dāng)VM≥V_SHORT時(shí)， 通過兩級(jí)反相放大，使OUT_LSB輸出由低電平變?yōu)楦唠娖?，立即將外接開關(guān)管FET1關(guān)斷，實(shí)現(xiàn)短路保護(hù)功能。OUT_LS信號(hào)控制電路的Power Down狀態(tài)，當(dāng)出現(xiàn)短路保護(hù)狀態(tài)時(shí)，OUT_LS由高電平變?yōu)榈碗娖?，此時(shí)若過放比較器輸出COMP_OD由高電平跳變到低電平（即出現(xiàn)過放狀態(tài)），再 經(jīng)過過放延時(shí)后，保護(hù)電路進(jìn)入Power Down狀態(tài)。



電路的工作原理十分簡(jiǎn)單，它通過兩級(jí)反相器來實(shí)現(xiàn)信號(hào)翻轉(zhuǎn)，反相器及其轉(zhuǎn)換閾值V MID的定義如圖4.3.10.因此有



式（4.3.21）可知，增加PMOS的寬長(zhǎng)比或減小NMOS的寬長(zhǎng)比可以使V_MID分別向V_DD與GND方向移動(dòng)。因此，為了達(dá)到短路保護(hù)的設(shè)計(jì)要求，可調(diào)節(jié)寬長(zhǎng)比來調(diào)整V MID，同時(shí)為了限制信號(hào)翻轉(zhuǎn)時(shí)的電流，可在兩MOS管之間加上電阻，調(diào)節(jié)電阻同樣可調(diào)整V_MID。本電路的功能主要由第一級(jí)反相器完成，第二級(jí)反相器用于改善波型。

2非正常充電電流檢測(cè)電路

非正常充電電流檢測(cè)比較器的主要功能是檢測(cè)充電過程中的過流現(xiàn)象；另外，可以用此電路實(shí)現(xiàn)充電器檢測(cè)功能，即在過放電狀態(tài)下連接上充電器，假如VM電壓低于充電檢測(cè)電壓V_CHA，則解除過放電遲滯。因此，上述兩個(gè)功能都可歸結(jié)為檢測(cè)負(fù)電壓。

負(fù)電壓的檢測(cè)不同于正電壓的檢測(cè)，為了簡(jiǎn)化設(shè)計(jì)，在過零比較器的基礎(chǔ)上引入升壓電路，如圖4.3.11（a）所示，當(dāng)VM≥V_CHA時(shí)，使得VN≥0，這樣就避開了負(fù)的基準(zhǔn)電壓源的設(shè)計(jì)。



為 了降低功耗，可以采用CMOS電路來實(shí)現(xiàn)上述的負(fù)壓比較器，如圖4.3.11（b）所示。PMOS管P1和NMOS管N2的柵極都接地。當(dāng)N1的柵源電壓 小于它的閾值電壓時(shí)，N1截止，而P1始終導(dǎo)通，VN端電位因?yàn)榇笥贏1比較器同相輸入端的GND電位，而使輸出OUT_CDCB為低電平。隨著VM端電 位向負(fù)方向的增大，N1逐漸導(dǎo)通，最后使得VN端電位變負(fù)，輸出OUT_CDCB由此變?yōu)楦唠娖健?br />
圖4.3.11中V N =0時(shí)的輸入電壓即為檢測(cè)電壓V CHA，此時(shí)P1和N1處于飽和狀態(tài)，而且下列關(guān)系式成立



由（4.3.24）式可知，本電路中檢測(cè)電壓|V_CHA|的取值只能大于N1的閾值電壓，改變P1和N1的寬長(zhǎng)比可改變檢測(cè)電壓V_CHA。當(dāng)N1未導(dǎo)通時(shí)，電路消耗的電流較?。划?dāng)N1導(dǎo)通時(shí)，就會(huì)有電源到地的通路，為了減小消耗的電流，一般取P1的寬長(zhǎng)比小于1. 3零伏充電抑制電路零伏電池抑制電路目的是在電池電壓低于一定值（V_0INH）時(shí)，使CO端輸出有效的低電平，禁止充電器對(duì)電池進(jìn)行充電。而電平轉(zhuǎn)換電路的功能也是要使CO端輸出有效的低電平，以控制驅(qū)動(dòng)片外的充電控制功率管FET2，因此兩種功能可組合在同一電路中實(shí)現(xiàn)。如圖4.3.12為零伏電池抑制電路檢測(cè)結(jié)構(gòu)圖。



電平轉(zhuǎn)換功能主要由P1、P2、N1、N2、R1和R2組成的電路完成；零伏抑制功能主要由P3、N3和R3完成；P4、P5、N4、N5和R4組成的與非門在電平轉(zhuǎn)換功能和零伏抑制功能之間進(jìn)行選擇。

以 R3為例，分析電路中電阻的作用：當(dāng)電池電壓V DD很低時(shí)，接上電的瞬間，VM為一個(gè)絕對(duì)值很大的負(fù)值，N4管很容易導(dǎo)通，但如果此時(shí)V DD還沒有低到使P3管關(guān)閉時(shí)，就會(huì)在VDD端到VM之間產(chǎn)生直流通路，形成大電流，為了避免這種情況出現(xiàn)，在P管和N管之間加入電阻，從電阻的上端輸出 信號(hào)。

由于P3、N3的柵極接地，出現(xiàn)兩管同時(shí)導(dǎo)通的可能性最大，時(shí)間最長(zhǎng)，R3就應(yīng)取稍大些。

電路需要將邏輯低電平轉(zhuǎn)化為與VM相同的電位。而VM的電位有可能很負(fù)，在電路轉(zhuǎn)換瞬間，VDD端和VM之間的高電壓很容易將普通的MOS管擊穿?；诖?，本電路的所有管子都采用高壓非對(duì)稱管。

4.3小結(jié)

本章的內(nèi)容是上章的系統(tǒng)分析設(shè)計(jì)基礎(chǔ)上，選擇適當(dāng)工藝后的具體電路實(shí)現(xiàn)。

首先分析了電池管理芯片所適用的低功耗混合信號(hào)設(shè)計(jì)流程，探討了所涉及的設(shè)計(jì)工具，并指出在電路實(shí)現(xiàn)層次，模擬電路和數(shù)字電路模塊可以分別設(shè)計(jì)驗(yàn)證，并為下一章的版圖實(shí)現(xiàn)和后模擬驗(yàn)證提供了正確的設(shè)計(jì)思路。

數(shù)字模塊設(shè)計(jì)中，分析了系統(tǒng)的有限狀態(tài)機(jī)模型，同時(shí)在上一章所提出的功耗管理模型基礎(chǔ)上，設(shè)計(jì)了延時(shí)模塊和邏輯控制模塊，不僅能完成系統(tǒng)所需要的基本功能，而且能及時(shí)檢測(cè)負(fù)載性質(zhì)和狀態(tài)，由數(shù)字電路內(nèi)部輸出相應(yīng)的功耗管理信號(hào)。

模 擬電路模塊設(shè)計(jì)時(shí)，首先對(duì)電池管理芯片中可通用的基礎(chǔ)電路進(jìn)行了重點(diǎn)分析設(shè)計(jì)。采用線性電路實(shí)現(xiàn)了電源電壓取樣；從降低數(shù)模電路的電源耦合噪聲、降低電流 消耗出發(fā)，提出了基于熱電壓U T的亞閾值自偏置電路的設(shè)計(jì)思想；在此基礎(chǔ)上，為了進(jìn)一步提高所用工藝實(shí)現(xiàn)的可能性，分別設(shè)計(jì)了無電阻電流偏置電路和電流求和型電壓基準(zhǔn)源電路。接著，詳 細(xì)介紹了模塊中檢測(cè)精度要求最為嚴(yán)格過充比較器，對(duì)其它的比較器電路有一定的實(shí)踐指導(dǎo)作用。最后，對(duì)芯片中的關(guān)鍵功能模塊給出了完整的設(shè)計(jì)方案。

本章也是下一章中芯片驗(yàn)證及實(shí)現(xiàn)的基礎(chǔ)。