100MHz 數字存儲示波表樣機的研究與試制----DSP 芯片的連接與配置(二)

4.3存儲空間的分配

TMS320VC5416的存儲空間分為三個部分：程序空間、數據空間、I/O空間。這三個地址空間的總尋址范圍為192K.由4.1節(jié)的介紹我們知道TMS320VC5416片內駐有16KW的ROM和128KW的RAM.它們在程序空間和數據空間的映射關系如圖4-1.

由圖我們可以看到，當MP/MC＝0時，16KW的ROM映射到程序存儲空間地址為C000h～FFFFh空間。DARAM0～3駐留在數據空間的0000h～7FFFh.當OVLY＝1時，DARAM0～3映射到程序空間每一頁的0000h～7FFFh，即訪問程序空間每一頁的0000h～7FFFh地址時，相當于是訪問數據空間的DARAM0～3.DARAM4～7駐留在程序空間的018000h～01FFFFh，當DROM＝1時，其映射到數據空間地址為8000h～FFFFh空間。程序與數據空間的相互映射可以減少存儲空間之間數據的相互調用，從而縮短指令的執(zhí)行時間，提高程序的運行效率。SARAM0～3駐留在程序空間第二頁的028000h～02FFFFh，SARAM4～7駐留在程序空間第三頁的038000h～03FFFFh.它們都作為程序空間的一部分。

在本項目中，我們用512K×16Bit的Flash作為DSP的片外程序存儲空間擴展，總線16位，用于16位方式的并行引導裝載和數據保存。其中既保存了用戶主程序、模擬Bootloader等程序，還保存了數據：如中英文字庫、DSO波形數據、設置等。另外，我們還用256K×16Bit的外部RAM作為DSP的片外數據存儲空間的擴展。這256K RAM通過I/O擴展（如圖4-2）分為8頁，每頁32K.當要訪問數據存儲空間的高32K地址（8000h～FFFFh）時，可以根據RAM3_A[17..15]的值，選擇不同的頁去對應數據存儲空間的高32K.

在硬件設計中，我們用VHDL語言編寫分配了程序和數據空間地址。部分程序代碼如下：

LIBRARY IEEE；

USE IEEE.STD_LOGIC_1164.ALL；

USE IEEE.STD_LOGIC_UNSIGNED.ALL；

ENTITY ENCODE IS

PORT（DSP_A[22..16]：IN STD_LOGIC_VECTOR（6 DOWNTO 0）；

DSP_PS，DSP_DS，A15：IN STD_LOGIC；

FLASH_CS，RAM_CS ： OUT STD_LOGIC；

）；

END ENTITY；

ARCHITECTURE BEHAV OF ENCODE IS

BEGIN

A：PROCESS（DSP_A[22..16]，DSP_PS）

BEGIN

IF（DSP_PS=0 ） THEN

IF（DSP_A=0 and A15=1） THEN

FLASH_CS＜＝0;

ELSIF(DSP_A=8 and A15=0)THEN

FLASH_CS＜＝0;

ELSIF(DSP_A>8 and DSP_A=15)THEN
FLASH_CS＜＝0;

ELSE

FLASH_CS＜＝1;

END IF;
ELSE

FLASH_CS＜＝1;

END IF;
IF(DSP_DS=0 AND A15=1) THEN

RAM_CS=0;

ELSE

RAM_CS=1;

END IF;

END PROCESS A;

從以上程序以及結合圖 4-1，我們可以得到程序和數據空間的地址分配如表4-2。

I/O空間也就是I/O端口地址譯碼，它主要是通過DSP的IOSTRB信號和DSP地址信號的配合譯碼地址，使之產生相應操作的控制信號。如：時基選擇控制，預觸發(fā)控制，FIFO讀寫控制，峰值檢測功能選擇等等。它的具體電路實現如圖4-3.

第五章顯示控制電路

隨著通信、IT與多媒體市場的興起，耗電少、輻射低，易于攜帶的液晶（LCD）（liquid crystal display）成為手持儀器的首選。與CRT相比，液晶具有以下優(yōu)點：

◇低功耗。極低的工作電壓，只有3-5V，工作電流在幾個UA/（cm）*2.因此液晶顯示可以和大規(guī)模集成電路直接匹配，使便攜式電子計算機、電子儀表成為可能。

◇平板型結構。液晶顯示基本結構是由兩片玻璃組成的夾層盒。這種結構的優(yōu)點，一是在使用上最方便，無論大型，小型，微型都很實用。

◇被動顯示型。液晶顯示本身不發(fā)光而是靠調制外界光進行顯示。

◇顯示信息量大。與CRT顯示相比，液晶顯示沒有蔭罩限制，像素可以做得很小，這對于未來的高清晰度電視。是個理想的選擇方案。

◇易于彩色化。液晶彩色化，非常容易，方法也很多，更可貴的是液晶的彩色是可以在色譜上非常準確的復現，因此，不會產生色失真。

◇液晶顯示工作時，沒有電磁輻射。

◇長壽命。這種器件本身幾乎沒有什么劣化問題。因此壽命極長。

本項目中，我們選用了NANYA公司型號為LTBHB203E1K的黑白顯示屏。它是320×240點陣的LCD.內部結構如圖4-4所示。

一般LCD顯示都采用專用的液晶顯示控制模塊，實現屏幕分割，屏幕邏輯運算等復雜的圖形功能。但這樣必須要由DSP來控制顯示模塊，而且其刷新頻率受到一定限制。示波表的實時性要求非常高，所以對刷新率要求也就很高，并且液晶顯示界面基本上只是顯示框架和實時波形等簡單的圖形，所以我們就直接用FPGA產生LCD所需要的各種顯示控制時序。

顯示控制電路主要由兩部分組成，一部分是LCD的時序控制電路，另一部分是顯示數據的傳輸電路。下面我們就將圍繞這兩個方面做詳細的介紹。

5.1顯示時序控制電路

此液晶共有16根對外引腳，其引腳分配表見表4-3，其中有三根信號線，一根控制線，八根數據線。移位脈沖信號CP是指當來一個CP脈沖時，LCD讀取數據線上的數據拿去顯示。LP信號為行同步信號，即當CP讀取完一行的數據后，產生一個LP信號，將數據鎖存起來。FLM信號為場同步信號，即每顯示完一屏數據產生一個FLM同步信號。D0～D7是顯示數據傳輸信號線，其中D4～D7數據線無效，也就是說一個CP只進D0～D3四位數。DISPOFF控制信號是控制液晶是否顯示的，當為1時顯示，為0時不顯示。

我們所使用的是320×240點陣黑白液晶，每個象素點只由一位數據表示。LCD顯示從第一行開始，每產生一個CP，讀取4位數據，這樣要顯示一行需要320/4=80個CP時鐘，而液晶是240行，所以LP的頻率是CP的1/80，FLM的頻率是LP的1/240.其各時鐘信號的時序圖如圖4-5所示。FLM的頻率一般要求在175Hz～185Hz之間，所以我們在設計時把CP的頻率設置在3.1MHz左右。

顯示數據在FPGA內傳輸和DSP內部處理時我們是按兩位表示一個像素點來處理的，當要顯示波形的時候，再將這兩位數相或后拿去顯示。這樣做的好處是只要稍許改變顯示數據的輸出方式，而不需對硬件和軟件做大的改動，該系統(tǒng)就同樣可以適用于彩色液晶顯示屏。