一種基于FPGA的語音密碼鎖設(shè)計(jì)

引言

　　電子密碼鎖系統(tǒng)主要由電子鎖體、電子密匙等部分組成，一把電子密匙里能存放多組開鎖密碼，用戶在使用過程中能夠隨時(shí)修改開鎖密碼，更新或配制鑰匙里開鎖密碼。一把電子鎖可配制多把鑰匙。語音方面的廣泛應(yīng)用，使得具有語音播放的電子密碼鎖使用起來更加方便。語音密碼鎖的體積小、保密性能好、使用方便，是用在保險(xiǎn)箱、電話或是房門上不可少的部分。

　　本文介紹的基于FPGA的語音密碼鎖電路具有顯示接口，顯示時(shí)可以是明文也可以是密文星號(hào)。由于FPGA具有ISP功能，當(dāng)用戶需要更改時(shí)，如增加口令位數(shù)和更改口令權(quán)限管理時(shí)，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設(shè)計(jì)下載到FPGA中即可，無需更改外部電路，這就大大提高了設(shè)計(jì)效率。而且采用FPGA設(shè)計(jì)的電子密碼鎖與單片機(jī)控制的電子密碼鎖相比結(jié)構(gòu)簡單、具有更高的系統(tǒng)保密性和可靠性。這種基于FPGA的電子密碼鎖可以應(yīng)用在辦公室、倉庫、賓館等人員經(jīng)常變動(dòng)的場所。

　　語音密碼鎖系統(tǒng)的設(shè)計(jì)

　　本設(shè)計(jì)中的語音密碼鎖具有如下功能：

　?、匐娮用艽a鎖部分功能如下：

　　密碼輸入：按下一個(gè)數(shù)字鍵，就輸入一個(gè)數(shù)值，并在顯示器的最右方顯示出該數(shù)值，并將先前已經(jīng)輸入的數(shù)據(jù)依次左移一個(gè)數(shù)字位置，當(dāng)超出四位時(shí)鎖定數(shù)字鍵，不響應(yīng)其輸入值。

　　密碼清除：按下此鍵可清除前面所有的輸入值，清除成為“- - - -”。

　　數(shù)字位退格：按下此鍵可清除最低的數(shù)字位，并使各位向右移。

　　密碼設(shè)定：按下此鍵時(shí)會(huì)將目前的數(shù)字設(shè)定成新的密碼。

　　激活電鎖：按下此鍵可將密碼鎖上鎖。

　　解除電鎖：按下此鍵會(huì)檢查輸入的密碼是否正確，密碼正確即開鎖，如果密碼錯(cuò)誤次數(shù)超過三次，系統(tǒng)將進(jìn)入鎖定狀態(tài)。

　　萬能密碼：為了怕使用者忘記密碼，系統(tǒng)維護(hù)者可考慮設(shè)計(jì)一個(gè)萬用密碼(8421)，不論原先輸入的密碼是什么，只要輸入萬用密碼即可開鎖。

　?、谡Z音部分功能如下：

　　錄音：能根據(jù)所需的內(nèi)容實(shí)現(xiàn)語音錄制，為播放準(zhǔn)備。

　　放音：根據(jù)系統(tǒng)所處的不同時(shí)段以及不同的按鍵值播放不同的語音提示，以方便使用者操作。

　　報(bào)警：在密碼輸入錯(cuò)誤時(shí)，發(fā)出報(bào)警音。

　　硬件設(shè)計(jì)

　　根據(jù)整個(gè)系統(tǒng)的技術(shù)要求，選擇硬件電路的設(shè)計(jì)方案，整個(gè)系統(tǒng)原理如圖1所示。



　　根據(jù)整個(gè)電路的結(jié)構(gòu)可分為幾個(gè)功能模塊：顯示模塊、電子鎖狀態(tài)指示燈(LED綠：密碼正確開鎖，LED紅：進(jìn)入死鎖狀態(tài)，LED黃：密碼錯(cuò)誤)、鍵盤模塊、語音模塊等。下面分別對(duì)各個(gè)功能模塊進(jìn)行詳細(xì)的介紹。

　　顯示模塊

　　本設(shè)計(jì)主要是設(shè)計(jì)一個(gè)四位的語音密碼鎖，因此選擇了四位共陰數(shù)碼管，對(duì)輸入數(shù)字與系統(tǒng)狀態(tài)進(jìn)行顯示，其接口如圖2所示。



　　鍵盤模塊如圖3所示。以上采用的是4×4矩陣式鍵盤，可劃分為：數(shù)字鍵與功能鍵。其中，功能鍵分為：輸入、退格、清除、確定、密碼設(shè)定、上鎖。



　　語音模塊如圖4所示。



　　根據(jù)所需的內(nèi)容由柱式話筒MIC實(shí)現(xiàn)語音錄制，同時(shí)也可以由ISD2560芯片的11引腳AUX IN 通過計(jì)算機(jī)的聲卡輸出端進(jìn)行語音錄制(效果差不多)。在整個(gè)系統(tǒng)中由主芯片對(duì)ISD2560芯片進(jìn)行控制，以實(shí)現(xiàn)不同時(shí)段以及不同按鍵值播放不同的語音提示。

　　軟件設(shè)計(jì)

　　本設(shè)計(jì)中，采用自頂向下的層次化結(jié)構(gòu)設(shè)計(jì)方法，把整個(gè)系統(tǒng)劃分為幾個(gè)子模塊，最后完成頂層電路的設(shè)計(jì)。子模塊可分為：時(shí)鐘模塊、顯示子模塊、鍵盤子模塊、語音子模塊。當(dāng)各個(gè)功能子模塊設(shè)計(jì)完畢，頂層模塊的設(shè)計(jì)就變得簡單了，就是將各個(gè)子模塊連接起來，其電路模型如圖5所示。



　　結(jié)語

　　本設(shè)計(jì)中采用了ALTERA公司的 EP1C3T144芯片進(jìn)行設(shè)計(jì)，實(shí)際測試表明系統(tǒng)的各項(xiàng)設(shè)計(jì)要求均得到滿足并且系統(tǒng)工作良好，該設(shè)計(jì)采用了SOPC技術(shù)和FPGA，幾乎將整個(gè)系統(tǒng)下載于同一芯片中，實(shí)現(xiàn)了所謂的片上系統(tǒng)，可以極大減少其它分立元件或其它芯片的使用，有效地縮小了線路板面積，增加了系統(tǒng)的可靠性，大大縮短了系統(tǒng)開發(fā)的周期?？朔藗鹘y(tǒng)電子密碼鎖可靠性差、價(jià)格高的缺點(diǎn)，提高了系統(tǒng)的性價(jià)比。由于采用VHDL語言進(jìn)行層次化設(shè)計(jì)，用軟件實(shí)現(xiàn)硬件電路，具有良好的可移植性，可隨時(shí)在線更改邏輯設(shè)計(jì)及有關(guān)參數(shù)，充分體現(xiàn)現(xiàn)場可編程器件的優(yōu)越性。