新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > 一篇文章說清半導(dǎo)體制程發(fā)展史

一篇文章說清半導(dǎo)體制程發(fā)展史

作者: 時間:2017-07-03 來源:芯師爺 收藏
編者按:半導(dǎo)體制造的工藝節(jié)點,涉及到多方面的問題,如制造工藝和設(shè)備,晶體管的架構(gòu)、材料等。下面,我們就具體介紹并分析一下,供大家參考。

  有朋友補(bǔ)充說,這種金屬是鎢,我查閱到資料也提到是鎢;鎢本身也用在后端的via中; 但是在這個問題上我有些保留,主要原因是4點:

本文引用地址:http://m.butianyuan.cn/article/201707/361285.htm

  第一, 我自己上課的時候,有多位教授都明確提到過,關(guān)于這個metal gate的資料外界知之甚少,至少他們自己不知道,或因為某種原因而不愿意說;

  第二,從原理上說,對于NMOS和PMOS,因為所需的功函數(shù)是不一樣的,所以單一的一種金屬無論如何是不可能滿足整個high-k工藝的需求,即使確實是鎢,也需要進(jìn)行work function engineering;

  第三, 也有很多資料提到了別的材料,譬如說TiN 系列作為metal gate;

  第四, 或許也是最令人疑惑的,就是在我查閱過的資料中,雖然Intel很早就說使用了HfO2作為high-k材料,但是Intel自己卻沒有透露這種或這幾種金屬是什么,它在2008年發(fā)表的iedm的文章,并沒有提及具體的材料,而是以“metal gate”作為代稱。Mark Bohl在2007年發(fā)表的文章中,也明確說到如下的信息:

  “Because the electrical characteristics of the gates of NMOS and PMOS transistors are different, they actually needed not one metal but two—one for NMOS and one for PMOS.”

  “But by themselves, none had exactly the work function of the doped silicon, so we had to learn to change the work function of metals to suit our needs.”

  “We cannot disclose the exact makeup of our metal layers, because after all, the IC industry is very competitive!”

  更新的資料中,似乎也沒有找到相關(guān)的信息,而是多以WFM (work function metal)作為指代。雖然在研究界有過關(guān)于W、TiN等多種材料的不少研究論文發(fā)表,但是我自己是無力確認(rèn)關(guān)于這個metal gate材料的信息來源是什么。因為本人并不從事制造或設(shè)計的研究工作,無力回答這個問題。因此希望能有知情的朋友進(jìn)行補(bǔ)充,并且提供來源。

  于是摩爾定律再次勝利。

  32nm第二代high-k絕緣層/金屬柵工藝。

  在45nm時代,英特爾取得了巨大的成功(在很多、微處理器的發(fā)展圖上,45nm這一代的,會在功耗、性能等方面突然出現(xiàn)一個較大的進(jìn)步折線),32nm時候繼續(xù)在基礎(chǔ)上改換更好的材料,繼續(xù)了縮小尺寸的老路。當(dāng)然,前代的Ge strain工藝也是繼續(xù)使用的。

  22nm FinFET(英特爾稱為Tri-gate),三柵極晶體管。

  這一代的晶體管,在架構(gòu)上進(jìn)行了一次變革。變革的最早設(shè)計可以追溯到伯克利的胡正明教授2000左右提出的三柵極和環(huán)柵晶體管物理模型,后來被英特爾變?yōu)榱爽F(xiàn)實。


一篇文章說清半導(dǎo)體制程發(fā)展史


  FinFET 一般模型長這樣。它的實質(zhì)上是增加了一個柵極。

  為什么要這么做呢?直觀地說,如果看前面的那張“標(biāo)配版”的晶體管結(jié)構(gòu)圖,在尺寸很短的晶體管里面,因為短溝道效應(yīng),漏電流是比較嚴(yán)重的。而大部分的漏電流,是通過溝道下方的那片區(qū)域流通的。

  溝道在圖上并沒有標(biāo)出來,是位于氧化絕緣層以下、硅晶圓表面的非常非常薄(一兩個納米)的一個窄窄的薄層。溝道下方的區(qū)域被稱為耗盡層,就是大部分的藍(lán)色區(qū)域。

  于是有人就開始想啊,既然電子是在溝道中運(yùn)動,那么我為何非要在溝道下面留有這么一大片耗盡層呢?當(dāng)然這是有原因的,因為物理模型需要這片區(qū)域來平衡電荷。但是在短溝道器件里面,沒有必要把耗盡層和溝道放在一起,等著漏電流白白地流過去。

  于是有人(IBM)開了一個腦洞:把這部分硅直接拿掉,換成絕緣層,絕緣層下面才是剩下的硅,這樣溝道就和耗盡層分開了,因為電子來源于兩極,但是兩極和耗盡層之間,被絕緣層隔開了,這樣除了溝道之外,就不會漏電啦。比如這樣:


一篇文章說清半導(dǎo)體制程發(fā)展史


  這個叫做SOI(絕緣層上硅),雖然沒有成為主流,但是因為有其優(yōu)勢,所以現(xiàn)在還有制造廠在搞。

  于是有人(英特爾)又想了,既然都是拿掉耗盡層的硅,插入一層氧化層,那么為什么非要放上一堆沒用的硅在下面,直接在氧化層底下,再弄一個柵極,兩邊夾著溝道,豈不是更爽?你看你IBM,就是沒雄心。

  但是英特爾還覺得不夠,又想,既然如此,有什么必要非得把氧化層埋在硅里面?我把硅弄出來,周圍三明治一樣地包裹上絕緣層,外面再放上柵極,豈不是爽爆?


一篇文章說清半導(dǎo)體制程發(fā)展史


  于是就有了FinFET,上面這種。FinFET牛逼的地方在于,不僅大大降低了漏電流,而且因為多一個柵極,這兩個柵極一般都是連在一起的,大大增加了前面說過的那個絕緣層電容,也就大大提升了晶體管的開關(guān)性能。所以又是一次革命式的進(jìn)步。

  這個設(shè)計其實不難想到,難的是,能夠做到。為什么呢?因為豎起來的那一部分硅,也就是用作溝道的硅,太薄了,只有不到10個納米,不僅遠(yuǎn)小于晶體管的最小尺寸,也遠(yuǎn)小于最精密的光刻機(jī)所能刻制的最小尺寸。于是如何把這個Fin給弄出來,還得弄好,成了真正的難題。

  英特爾的做法是很聰明的,解釋起來需要很多張工藝流程圖,不多說,但是基本原理是,這部分硅不是光刻出來的,而是長出來的。它先用普通精度的光刻刻出一堆“架子,然后在沉淀一層硅,在架子的邊緣就會長出一層很薄的硅,然后再用選擇性的刻蝕把多余的材料弄走,剩下的就是這些立著的、超薄的硅Fin了。當(dāng)時我聽說這套方法的時候,徹底跪了,這智商太碾壓人了。

  FinFET的工藝流程

  制作FinFET的工藝流程具體是怎樣的呢?筆者并非這方面的專家,所知有限。盡所能查閱了一些資料之后,把相關(guān)的一些信息整理在下面,供大家參考。

  在2016年8月的這篇訪談中,Intel的Mark Bohl (Senior fellow and director of process architecture and integration)談到了Intel的FinFET技術(shù),以及對于10nm制程的技術(shù)展望。在其中,他提到Intel將會繼續(xù)使用SADP (Self-Aligned Double Patterning)工藝。

  Double Patterning是可以提高光刻最小精度的,是目前主流采用的一種技術(shù),有很多個版本。它的原理是這樣的,譬如說,Intel是采用193nm的浸入式光刻來處理最高精度需求的步驟,這個技術(shù)的最小尺寸大約是80~90nm之間。如果使用Double Patterning的話呢,則可以將這個精度提高到約40nm左右。

  這個在原理上是很容易理解,如果先pattern一批80nm精度的圖樣,然后再交錯著pattern一批80nm精度的圖樣,在兩次光刻之后,圖樣的精度,以pitch來衡量的話,就會是原來的精度的一半。這個過程在維基百科中就有說明,大家可以直接查閱

  Multiple patterning。

  Self-Aligned Double Patterning是其中的一種技術(shù),它只需要一次光刻步驟就能完成,而且從原理上說,是可以用來制作fin的(制作fin的這個步驟叫做active fin formation)。我在上一些相關(guān)的器件和工藝課程的時候,自己的教授也有提到這個工藝是被用來制作fin的。但是在這方面,我并沒有找到直接的資料,來自Intel 或別的幾個大廠,來說明自己的active fin formation具體是怎么做的,因此這只能算是一個合理的猜測。


一篇文章說清半導(dǎo)體制程發(fā)展史


  在這個過程中,首先會沉積一層hard mask,又被稱作mandral的材料,比如Si3N4之類的。這層材料以普通精度的光刻進(jìn)行pattern。mandral在被pattern之后,就被稱作spacer。然后再生長一層絕緣層材料,譬如二氧化硅,被稱作film。

  可以通過控制這個生長過程的時間,來控制最終的fin的厚度W。然后對film進(jìn)行刻蝕,將所有水平方向的材料刻蝕掉,只剩下沿著spacer的邊緣所生長出來的那部分,之后再以選擇性的刻蝕將spacer材料移除,只剩下這層sidewall film。最后就是對底下的硅材料進(jìn)行刻蝕,這樣相當(dāng)于用這層film做了mask。

  接下來,為了保證isolation,還需要再生長一層絕緣材料二氧化硅,這個步驟要求很高,因為fin和fin之間的那段空間,高寬比是很大的,需要讓二氧化硅完全填充這個空隙,所以這個步驟被稱作conformal coating。

  顯然這個步驟之后,硅片的表面是不平整的,因此需要進(jìn)行一次CMP (Chemical Mechanical Polishing),就是通過添加一定的研磨劑,用機(jī)械研磨的方式將整個晶圓的表面給弄平整。

  最后就是再對二氧化硅材料進(jìn)行一次刻蝕,通過控制這次刻蝕的時間,可以控制露出來的fin的高度H。在這個fin上面,再用ALD (Atomic Layer Deposition)等步驟沉積high-k材料等柵極的stack,就基本完成了這部分的制作。

  上面這個工藝確實是存在的,也是被采用的,然而關(guān)于它有一個問題,就是我所能找到的資料,似乎顯示這個工藝是被IBM、三星這系列的廠,用在SOI的finfet上面。

  前面提到過SOI的概念,這里應(yīng)該補(bǔ)充一下,其實SOI和finfet并不是兩種對立的技術(shù),之前的比較,只是為了方便從晶體管物理的角度解釋兩種技術(shù)的思路是什么。finfet也是可以制作在SOI晶圓上面的,這是三星它們的做法。

  但是Intel似乎并沒有采用這種做法,出于成本的考慮(SOI晶圓比較貴),Intel使用的是bulk finfet,溝道底下是沒有埋絕緣層的。那么在這個制程下面,active fin formation是否也是用SADP這樣的工藝制備的?我沒有找到直接的資料證據(jù)。

  雖然在一些采訪和報道中,Intel提到自己是用了SADP工藝,但是這個工藝并不限于制作fin,也可以用在制作柵極的pattern以及后端的via, interconnect上面,因此我不能確定Intel 是怎么做的。

  三星在IEDM上發(fā)表過他們最新的7nm工藝晶體管的報告中的幾張圖,概述了三星IBM(這倆是一家人...)這個系列的工藝制程的思路,它們是這樣考慮的:


一篇文章說清半導(dǎo)體制程發(fā)展史


  可以看到三星是用SAQP(self-aligned quadruple patterning, 和SADP流程基本一樣,而又增加了一次光刻,因此最小尺寸進(jìn)一步縮小 )來進(jìn)行7nm fin制備,如下圖所示:


一篇文章說清半導(dǎo)體制程發(fā)展史


  它也提到了整個流程,可是我自己完全看不懂


一篇文章說清半導(dǎo)體制程發(fā)展史


  臺積電在同一個會議中也發(fā)表了7nm,但是語焉不詳。Intel則沒有發(fā)表。在Intel發(fā)表的14nm晶體管的文章中,同樣只有一句話提到使用了SADP工藝,但是并沒有像三星這樣細(xì)致地說明工藝步驟,而是直接開始講晶體管的性能,所以在這方面的信息很少。

  需要說明一下,無論是哪個工藝,其實一開始都不是這些公司自己發(fā)明的,譬如說,胡正明教授就曾經(jīng)發(fā)表過SADP相關(guān)的文章,那是早在2006年finfet出來之前多年。

  這些公司看重了某個工藝的前景(能不能scale,成本問題,等等),然后將它整合到自己積累多年的制作流程中去,推出新一個節(jié)點的制程。因為完成一個工藝的設(shè)備成本是極其高昂的,所以往往需要提前多年就做好規(guī)劃。

  14nm 繼續(xù)FinFET。下面是英特爾的14nm晶體管的SEM橫截面圖,大家感受一下,fin的寬度平均只有9nm。


一篇文章說清半導(dǎo)體制程發(fā)展史


  當(dāng)然,在所有后代的技術(shù)節(jié)點中,前代的技術(shù)也是繼續(xù)整合采用的。所以現(xiàn)在,在業(yè)界和研究界,一般聽到的晶體管,都被稱作high-k/metal gate Ge-strained 14 nm FinFET,整合了多年的技術(shù)精華。

  而在學(xué)術(shù)界,近些年陸續(xù)搞出了各種異想天開的新設(shè)計,比如隧穿晶體管,負(fù)電容效應(yīng)晶體管,碳納米管,等等。

  所有這些設(shè)計,基本是4個方向:材料、機(jī)理、工藝、結(jié)構(gòu)。而所有的設(shè)計方案,其實可以用一條簡單的思路概括,就是前面提到的那個SS值的決定公式,里面有兩項相乘組成:


一篇文章說清半導(dǎo)體制程發(fā)展史


  因此,要么改善晶體管的靜電物理(electrostatics),這是其中一項,要么改善溝道的輸運(yùn)性質(zhì)(transport),這是另一項。

  而晶體管設(shè)計里面,除了考慮開關(guān)性能之外,還需要考慮另一個性能,就是飽和電流問題。很多人對這個問題有誤解,以為飽不飽和不重要,其實電流能飽和才是晶體管能夠有效工作的根本原因,因為不飽和的話,晶體管就不能保持信號的傳遞,因此無法攜帶負(fù)載,換言之只中看,不中用,放到電路里面去,根本不能正常工作的。

  舉個例子,有段時間石墨烯晶體管很火,石墨烯作溝道的思路是第二項,就是輸運(yùn),因為石墨烯的電子遷移率遠(yuǎn)遠(yuǎn)地完爆硅。但直到目前,石墨烯晶體管還沒有太多的進(jìn)展,因為石墨烯有個硬傷,就是不能飽和電流。但是,去年貌似聽說有人能做到調(diào)控石墨烯的能帶間隙打開到關(guān)閉,石墨烯不再僅僅是零帶隙,想來這或許會在晶體管材料方面產(chǎn)生積極的影響。

  在去年的IEDM會議上,臺積電已經(jīng)領(lǐng)先英特爾,發(fā)布了7nm技術(shù)節(jié)點的晶體管樣品,而英特爾已經(jīng)推遲了10nm的發(fā)布。當(dāng)然,兩者的技術(shù)節(jié)點的標(biāo)準(zhǔn)不一樣,臺積電的7nm其實相當(dāng)于英特爾的10nm,但是臺積電率先拿出了成品。三星貌似也在會上發(fā)表了自己的7nm產(chǎn)品。

  可以看出,摩爾定律確實放緩了,22nm是在2010左右出來的,到了現(xiàn)在,技術(shù)節(jié)點并沒有進(jìn)步到10nm以下。去年,ITRS已經(jīng)宣布不再制定新的技術(shù)路線圖,換言之,權(quán)威的國際機(jī)構(gòu)已經(jīng)不認(rèn)為,摩爾定律的縮小可以繼續(xù)下去了。

  這就是技術(shù)節(jié)點的主要現(xiàn)狀。

  技術(shù)節(jié)點不能進(jìn)步,是不是一定就是壞事?其實不一定。28nm這個節(jié)點,其實不屬于前面提到的標(biāo)準(zhǔn)的dennard scaling的一部分,但是這個技術(shù)節(jié)點,直到現(xiàn)在,仍然在制造業(yè)界占據(jù)了很大的一塊市場份額。

  臺積電、中芯國際等這樣的大代工廠,都是在28nm上玩得很轉(zhuǎn)的。為何呢?因為這個節(jié)點被證明是一個在成本、性能、需求等多方面達(dá)到了比較優(yōu)化的組合的一個節(jié)點,很多芯片產(chǎn)品,并不需要使用過于昂貴的FinFET技術(shù),28nm能夠滿足自己的需求。

  但是有一些產(chǎn)品,比如主流的CPU、GPU、FPGA、memory,其性能的提升有相當(dāng)一部分來自于工藝的進(jìn)步。所以再往后如何繼續(xù)提升這些產(chǎn)品的性能,是很多人心中的問號,也是新的機(jī)會。


上一頁 1 2 3 下一頁

關(guān)鍵詞: 半導(dǎo)體 晶體管

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉