【E課堂】PCB板布局布線基本規(guī)則
PCB又被稱(chēng)為印刷電路板(Printed Circuit Board),它可以實(shí)現(xiàn)電子元器件間的線路連接和功能實(shí)現(xiàn),也是電源電路設(shè)計(jì)中重要的組成部分。今天就將以本文來(lái)介紹PCB板布局布線的基本規(guī)則。
本文引用地址:http://m.butianyuan.cn/article/201707/361777.htm一、元件布局基本規(guī)則
1.按電路模塊進(jìn)行布局,實(shí)現(xiàn)同一功能的相關(guān)電路稱(chēng)為一個(gè)模塊,電路模塊中的元件應(yīng)采用就近集中原則,同時(shí)數(shù)字電路和模擬電路分開(kāi);
2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔周?chē)?.27mm內(nèi)不得貼裝元、器件,螺釘?shù)劝惭b孔周?chē)?.5mm(對(duì)于M2.5)、4mm(對(duì)于M3)內(nèi)不得貼裝元器件;
3.臥裝電阻、電感(插件)、電解電容等元件的下方避免布過(guò)孔,以免波峰焊后過(guò)孔與元件殼體短路;
4.元器件的外側(cè)距板邊的距離為5mm;
5.貼裝元件焊盤(pán)的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm;
6.金屬殼體元器件和金屬件(屏蔽盒等)不能與其它元器件相碰,不能緊貼印制線、焊盤(pán),其間距應(yīng)大于2mm。定位孔、緊固件安裝孔、橢圓孔及板中其它方孔外側(cè)距板邊的尺寸大于3mm;
7.發(fā)熱元件不能緊鄰導(dǎo)線和熱敏元件;高熱器件要均衡分布;
8.電源插座要盡量布置在印制板的四周,電源插座與其相連的匯流條接線端應(yīng)布置在同側(cè)。特別應(yīng)注意不要把電源插座及其它焊接連接器布置在連接器之間,以利于這些插座、連接器的焊接及電源線纜設(shè)計(jì)和扎線。電源插座及焊接連接器的布置間距應(yīng)考慮方便電源插頭的插拔;
9.其它元器件的布置:
所有IC元件單邊對(duì)齊,有極性元件極性標(biāo)示明確,同一印制板上極性標(biāo)示不得多于兩個(gè)方向,出現(xiàn)兩個(gè)方向時(shí),兩個(gè)方向互相垂直;
10、板面布線應(yīng)疏密得當(dāng),當(dāng)疏密差別太大時(shí)應(yīng)以網(wǎng)狀銅箔填充,網(wǎng)格大于8mil(或0.2mm);
11、貼片焊盤(pán)上不能有通孔,以免焊膏流失造成元件虛焊。重要信號(hào)線不準(zhǔn)從插座腳間穿過(guò);
12、貼片單邊對(duì)齊,字符方向一致,封裝方向一致;
13、有極性的器件在以同一板上的極性標(biāo)示方向盡量保持一致。
二、元件布線規(guī)則
1、畫(huà)定布線區(qū)域距PCB板邊≤1mm的區(qū)域內(nèi),以及安裝孔周?chē)?mm內(nèi),禁止布線;
2、電源線盡可能的寬,不應(yīng)低于18mil;信號(hào)線寬不應(yīng)低于12mil;cpu入出線不應(yīng)低于10mil(或8mil);線間距不低于10mil;
3、正常過(guò)孔不低于30mil;
4、雙列直插:焊盤(pán)60mil,孔徑40mil;
1/4W電阻:51*55mil(0805表貼);直插時(shí)焊盤(pán)62mil,孔徑42mil;
無(wú)極電容:51*55mil(0805表貼);直插時(shí)焊盤(pán)50mil,孔徑28mil;
5、注意電源線與地線應(yīng)盡可能呈放射狀,以及信號(hào)線不能出現(xiàn)回環(huán)走線。
如何提高抗干擾能力和電磁兼容性?
在研制帶處理器的電子產(chǎn)品時(shí),如何提高抗干擾能力和電磁兼容性?
1、下面的一些系統(tǒng)要特別注意抗電磁干擾:
(1)微控制器時(shí)鐘頻率特別高,總線周期特別快的系統(tǒng)。
(2)系統(tǒng)含有大功率,大電流驅(qū)動(dòng)電路,如產(chǎn)生火花的繼電器,大電流開(kāi)關(guān)等。
(3)含微弱模擬信號(hào)電路以及高精度A/D變換電路的系統(tǒng)。
2、為增加系統(tǒng)的抗電磁干擾能力采取如下措施:
(1)選用頻率低的微控制器:
選用外時(shí)鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波,方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度,比基波小,但頻率越高越容易發(fā)射出成為噪聲源,微控制器產(chǎn)生的最有影響的高頻噪聲大約是時(shí)鐘頻率的3倍。
(2)減小信號(hào)傳輸中的畸變
微控制器主要采用高速CMOS技術(shù)制造。信號(hào)輸入端靜態(tài)輸入電流在1mA左右,輸入電容10PF左右,輸入阻抗相當(dāng)高,高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力,即相當(dāng)大的輸出值,將一個(gè)門(mén)的輸出端通過(guò)一段很長(zhǎng)線引到輸入阻抗相當(dāng)高的輸入端,反射問(wèn)題就很?chē)?yán)重,它會(huì)引起信號(hào)畸變,增加系統(tǒng)噪聲。當(dāng)Tpd》Tr時(shí),就成了一個(gè)傳輸線問(wèn)題,必須考慮信號(hào)反射,阻抗匹配等問(wèn)題。
信號(hào)在印制板上的延遲時(shí)間與引線的特性阻抗有關(guān),即與印制線路板材料的介電常數(shù)有關(guān)??梢源致缘卣J(rèn)為,信號(hào)在印制板引線的傳輸速度,約為光速的1/3到1/2之間。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr(標(biāo)準(zhǔn)延遲時(shí)間)為3到18ns之間。
在印制線路板上,信號(hào)通過(guò)一個(gè)7W的電阻和一段25cm長(zhǎng)的引線,線上延遲時(shí)間大致在4~20ns之間。也就是說(shuō),信號(hào)在印刷線路上的引線越短越好,最長(zhǎng)不宜超過(guò)25cm。而且過(guò)孔數(shù)目也應(yīng)盡量少,最好不多于2個(gè)。
當(dāng)信號(hào)的上升時(shí)間快于信號(hào)延遲時(shí)間,就要按照快電子學(xué)處理。此時(shí)要考慮傳輸線的阻抗匹配,對(duì)于一塊印刷線路板上的集成塊之間的信號(hào)傳輸,要避免出現(xiàn)Td》Trd的情況,印刷線路板越大系統(tǒng)的速度就越不能太快。
用以下結(jié)論歸納印刷線路板設(shè)計(jì)的一個(gè)規(guī)則:
信號(hào)在印刷板上傳輸,其延遲時(shí)間不應(yīng)大于所用器件的標(biāo)稱(chēng)延遲時(shí)間。
(3)減小信號(hào)線間的交互干擾:
A點(diǎn)一個(gè)上升時(shí)間為T(mén)r的階躍信號(hào)通過(guò)引線AB傳向B端。信號(hào)在AB線上的延遲時(shí)間是Td。在D點(diǎn),由于A點(diǎn)信號(hào)的向前傳輸,到達(dá)B點(diǎn)后的信號(hào)反射和AB線的延遲,Td時(shí)間以后會(huì)感應(yīng)出一個(gè)寬度為T(mén)r的頁(yè)脈沖信號(hào)。在C點(diǎn),由于AB上信號(hào)的傳輸與反射,會(huì)感應(yīng)出一個(gè)寬度為信號(hào)在AB線上的延遲時(shí)間的兩倍,即2Td的正脈沖信號(hào)。這就是信號(hào)間的交互干擾。干擾信號(hào)的強(qiáng)度與C點(diǎn)信號(hào)的di/at有關(guān),與線間距離有關(guān)。當(dāng)兩信號(hào)線不是很長(zhǎng)時(shí),AB上看到的實(shí)際是兩個(gè)脈沖的迭加。
CMOS工藝制造的微控制由輸入阻抗高,噪聲高,噪聲容限也很高,數(shù)字電路是迭加100~200mv噪聲并不影響其工作。若圖中AB線是一模擬信號(hào),這種干擾就變?yōu)椴荒苋萑?。如印刷線路板為四層板,其中有一層是大面積的地,或雙面板,信號(hào)線的反面是大面積的地時(shí),這種信號(hào)間的交叉干擾就會(huì)變小。原因是,大面積的地減小了信號(hào)線的特性阻抗,信號(hào)在D端的反射大為減小。特性阻抗與信號(hào)線到地間的介質(zhì)的介電常數(shù)的平方成反比,與介質(zhì)厚度的自然對(duì)數(shù)成正比。若AB線為一模擬信號(hào),要避免數(shù)字電路信號(hào)線CD對(duì)AB的干擾,AB線下方要有大面積的地,AB線到CD線的距離要大于AB線與地距離的2~3倍??捎镁植科帘蔚兀谟幸Y(jié)的一面引線左右兩側(cè)布以地線。
評(píng)論