數(shù)字頻率正弦信號發(fā)生器控制電路

　　直接數(shù)字頻率合成DDS（Direct Digital Syndaesis）是實(shí)現(xiàn)數(shù)字化的一項(xiàng)關(guān)鍵技術(shù)，廣泛應(yīng)用于電信與電子儀器領(lǐng)域。DDS 通常是在CPLD 或FPGA 內(nèi)設(shè)置邏輯電路實(shí)現(xiàn)的，但由于DDS 輸出受到D/A 轉(zhuǎn)換器的速率及D/A 轉(zhuǎn)換后I/V 轉(zhuǎn)換中運(yùn)放的帶寬增益和響應(yīng)時間的限制，CPLD 和FPGA 內(nèi)部實(shí)現(xiàn)方案在高頻段信號幅值已不穩(wěn)定。因此，這里介紹一種基于DDS 器件AD9851的信號發(fā)生器設(shè)計(jì)方案。

　　AD9851電路模塊和控制邏輯

　　由于AD9851工作頻率較高，容易引入較大噪聲，因此需要注意電源與地線的連接，以減小噪聲。為避免高頻干擾，用PCB 制板實(shí)現(xiàn)AD9851及其外圍。其電路如圖2所示。

　　頻率控制字和相位控制字寫入時序有并行和串行兩種方式，這可用PFGA 內(nèi)部狀態(tài)機(jī)實(shí)現(xiàn)。該系統(tǒng)設(shè)置的FM 調(diào)制分為兩級最大頻偏：5kHz 和10kHz，而PSK 調(diào)制信號由改變相位控制字實(shí)現(xiàn)?？刂谱旨袄碚撝涤?jì)算如下：低頻段DDS 波表輸出數(shù)據(jù)為14位（214=16，384）。PSK 控制字在DDS 波表輸出值大于16，384/2=8，192時，改變相位180°。由于AD9851相位控制字為高5位，故若改變180°則改變相位控制字8’h90。AD9851的最高輸出150MHz 對應(yīng)頻率控制字32’hFFFFFFFF（十六進(jìn)制），故1Hz 對應(yīng)28.633，1（十進(jìn)制）。

　　正弦信號發(fā)生器的信號輸出范圍達(dá)100Hz～lOMHz，頻率穩(wěn)定度優(yōu)于10-4，幅度穩(wěn)定可調(diào)，同時可輸出各種常用調(diào)制信號，并具有即時頻率轉(zhuǎn)換、控制靈活、幅度穩(wěn)、體積小、成本低等優(yōu)點(diǎn)，使得該系統(tǒng)能夠在各種便攜領(lǐng)域用作信號源。積小、成本低等優(yōu)點(diǎn)，使得該系統(tǒng)能夠在各種便攜領(lǐng)域用作信號源。