新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > PCB設(shè)計中,布局布線有哪些基本原則

PCB設(shè)計中,布局布線有哪些基本原則

作者: 時間:2018-02-02 來源:網(wǎng)絡(luò) 收藏

  一、元件布局基本規(guī)則

本文引用地址:http://m.butianyuan.cn/article/201802/375299.htm

  1. 按電路模塊進行布局,實現(xiàn)同一功能的相關(guān)電路稱為一個模塊,電路模塊中的元件應(yīng)采用就近集中原則,同時數(shù)字電路和模擬電路分開;

  2.定位孔、標(biāo)準(zhǔn)孔等非安裝孔周圍1.27mm 內(nèi)不得貼裝元、器件,螺釘?shù)劝惭b孔周圍3.5mm(對于M2.5)、4mm(對于M3)內(nèi)不得貼裝元器件;

  3. 臥裝電阻、電感(插件)、電解電容等元件的下方避免布過孔,以免波峰焊后過孔與元件殼體短路;

  4. 元器件的外側(cè)距板邊的距離為5mm;

  5. 貼裝元件焊盤的外側(cè)與相鄰插裝元件的外側(cè)距離大于2mm;

  6. 金屬殼體元器件和金屬件(屏蔽盒等)不能與其它元器件相碰,不能緊貼印制線、焊盤,其間距應(yīng)大于2mm。定位孔、緊固件安裝孔、橢圓孔及板中其它方孔外側(cè)距板邊的尺寸大于3mm;

  7. 發(fā)熱元件不能緊鄰導(dǎo)線和熱敏元件;高熱器件要均衡分布;

  8. 電源插座要盡量布置在印制板的四周,電源插座與其相連的匯流條接線端應(yīng)布置在同側(cè)。特別應(yīng)注意不要把電源插座及其它焊接連接器布置在連接器之間,以利于這些插座、連接器的焊接及電源線纜設(shè)計和扎線。電源插座及焊接連接器的布置間距應(yīng)考慮方便電源插頭的插拔;

  9. 其它元器件的布置:

  所有IC元件單邊對齊,有極性元件極性標(biāo)示明確,同一印制板上極性標(biāo)示不得多于兩個方向,出現(xiàn)兩個方向時,兩個方向互相垂直;

  10、板面應(yīng)疏密得當(dāng),當(dāng)疏密差別太大時應(yīng)以網(wǎng)狀銅箔填充,網(wǎng)格大于8mil(或0.2mm);

  11、貼片焊盤上不能有通孔,以免焊膏流失造成元件虛焊。重要信號線不準(zhǔn)從插座腳間穿過;

  12、貼片單邊對齊,字符方向一致,封裝方向一致;

  13、有極性的器件在以同一板上的極性標(biāo)示方向盡量保持一致。

  二、元件規(guī)則

  1、畫定區(qū)域距板邊≤1mm的區(qū)域內(nèi),以及安裝孔周圍1mm內(nèi),禁止布線;

  2、電源線盡可能的寬,不應(yīng)低于18mil;信號線寬不應(yīng)低于12mil;cpu入出線不應(yīng)低于10mil(或8mil);線間距不低于10mil;

  3、正常過孔不低于30mil;

  4、 雙列直插:焊盤60mil,孔徑40mil;

  1/4W電阻: 51*55mil(0805表貼);直插時焊盤62mil,孔徑42mil;

  無極電容: 51*55mil(0805表貼);直插時焊盤50mil,孔徑28mil;

  5、 注意電源線與地線應(yīng)盡可能呈放射狀,以及信號線不能出現(xiàn)回環(huán)走線。

  在研制帶處理器的電子產(chǎn)品時,如何提高抗干擾能力和電磁兼容性?

  1、下面的一些系統(tǒng)要特別注意抗電磁干擾:

  (1) 微控制器時鐘頻率特別高,總線周期特別快的系統(tǒng)。

  (2) 系統(tǒng)含有大功率,大電流驅(qū)動電路,如產(chǎn)生火花的繼電器,大電流開關(guān)等。

  (3) 含微弱模擬信號電路以及高精度A/D變換電路的系統(tǒng)。

  2、為增加系統(tǒng)的抗電磁干擾能力采取如下措施:

  (1) 選用頻率低的微控制器:

  選用外時鐘頻率低的微控制器可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。同樣頻率的方波和正弦波,方波中的高頻成份比正弦波多得多。雖然方波的高頻成份的波的幅度,比基波小,但頻率越高越容易發(fā)射出成為噪聲源,微控制器產(chǎn)生的最有影響的高頻噪聲大約是時鐘頻率的3倍。

  (2) 減小信號傳輸中的畸變

  微控制器主要采用高速CMOS技術(shù)制造。信號輸入端靜態(tài)輸入電流在1mA左右,輸入電容10PF左右,輸入阻抗相當(dāng)高,高速CMOS電路的輸出端都有相當(dāng)?shù)膸лd能力,即相當(dāng)大的輸出值,將一個門的輸出端通過一段很長線引到輸入阻抗相當(dāng)高的輸入端,反射問題就很嚴(yán)重,它會引起信號畸變,增加系統(tǒng)噪聲。當(dāng)Tpd>Tr時,就成了一個傳輸線問題,必須考慮信號反射,阻抗匹配等問題。

  信號在印制板上的延遲時間與引線的特性阻抗有關(guān),即與印制線路板材料的介電常數(shù)有關(guān)??梢源致缘卣J(rèn)為,信號在印制板引線的傳輸速度,約為光速的1/3到1/2之間。微控制器構(gòu)成的系統(tǒng)中常用邏輯電話元件的Tr(標(biāo)準(zhǔn)延遲時間)為3到18ns之間。

  在印制線路板上,信號通過一個7W的電阻和一段25cm長的引線,線上延遲時間大致在4~20ns之間。也就是說,信號在印刷線路上的引線越短越好,最長不宜超過25cm。而且過孔數(shù)目也應(yīng)盡量少,最好不多于2個。

  當(dāng)信號的上升時間快于信號延遲時間,就要按照快電子學(xué)處理。此時要考慮傳輸線的阻抗匹配,對于一塊印刷線路板上的集成塊之間的信號傳輸,要避免出現(xiàn)Td>Trd的情況,印刷線路板越大系統(tǒng)的速度就越不能太快。



關(guān)鍵詞: PCB 布線

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉