完整的芯片反向設(shè)計(jì)流程原來是這樣的！（實(shí)例講解）

　　六、版圖繪制。

　　這部分在電路整理完之后就可以開始進(jìn)行了，并配合電路仿真與修改，逐步晚上版圖的繪制。該階段所使用的主要工具有 1、cadence ic5141的版圖繪制軟件;2、cadence Dracula Diva或者Calibre，這兩個(gè)用于版圖DRC(設(shè)計(jì)規(guī)則檢查)、LVS(版圖一致性檢查);一般而言，calibre會(huì)更加常用一些，畢竟這可是Mentor公司的招牌軟件之一。在版圖繪制好并進(jìn)行各種檢查無誤之后，就可以tapeout，準(zhǔn)備流片了。

　　七、測(cè)試規(guī)范。

　　IC設(shè)計(jì)師在芯片tapeout之后就要準(zhǔn)備制定CP測(cè)試規(guī)范了，這是接下來CP測(cè)試流程的總綱，非常重要。測(cè)試規(guī)范的測(cè)試項(xiàng)主要來源于芯片datasheet，將重要的參數(shù)設(shè)置為測(cè)試項(xiàng)，并規(guī)定參數(shù)的合理分布范圍以及每一個(gè)測(cè)試項(xiàng)的測(cè)試方法(流程)。這些測(cè)試參數(shù)以及測(cè)試方法將決定CP測(cè)試開發(fā)時(shí)所用到的測(cè)試環(huán)境ATE(auto test environment)。

　　八、CP測(cè)試開發(fā)。

　　根據(jù)測(cè)試規(guī)范，可以選定所需要的測(cè)試工具以進(jìn)行整個(gè)測(cè)試環(huán)境的搭建工作。我所知道到用于芯片測(cè)試的測(cè)試儀有JUNO DTS-1000，ASL1000，V777，STS8200等。每一種測(cè)試儀適用于不同種類的芯片測(cè)試，測(cè)試儀主要分為數(shù)字測(cè)試，模擬測(cè)試，數(shù)模混合測(cè)試這三大類。CP測(cè)試開發(fā)所需要做的工作有：1，測(cè)試儀的選擇(ps：這個(gè)階段還要考慮一個(gè)重要的因素就是一次測(cè)試多少顆裸芯，也就是CP測(cè)試常說的多少個(gè)site，這關(guān)系到后續(xù)測(cè)試程序的編寫，以及DUT板的制作，非常重要);2，根據(jù)測(cè)試儀開發(fā)測(cè)試程序;3，制作測(cè)試裸芯片用DUT板，扎PAD位的針由測(cè)試廠制作并焊接在DUT上(ps:DUT板有時(shí)候也叫針卡);4，自制測(cè)試儀(可選)，當(dāng)測(cè)試儀并不能完成某些特殊測(cè)試項(xiàng)的要求時(shí)，還得自己制作測(cè)試儀。例如，紅外接收芯片測(cè)試所需要用到的掃頻儀，若采用非自制掃頻儀，測(cè)試時(shí)間將非常長(zhǎng)，必須自己制作。5，測(cè)試數(shù)據(jù)的分析。對(duì)測(cè)試數(shù)據(jù)的分析有助于對(duì)測(cè)試方法的改進(jìn)和對(duì)芯片設(shè)計(jì)的改進(jìn)。CP測(cè)試在整個(gè)芯片反向設(shè)計(jì)中占據(jù)著重要位置，所花費(fèi)的人力、物力是非常多的，還需要頻繁和測(cè)試廠交流，所以CP測(cè)試顯得非常復(fù)雜。在CP測(cè)試開發(fā)完之后，會(huì)進(jìn)行COB測(cè)試，之后才進(jìn)行CP測(cè)試的調(diào)試階段，以及正式批量測(cè)試階段。

　　九、COB測(cè)試。

　　所謂COB測(cè)試，其實(shí)就是Chip On Board(將裸芯打線在PCB板上或者將封裝好的芯片焊接在PCB上，并將引腳引出)，它是在CP測(cè)試進(jìn)行之前進(jìn)行的一項(xiàng)測(cè)試(也在成品測(cè)試之后進(jìn)行)，用于初步判斷芯片的功能和性能，如果這批次隨機(jī)采樣的幾顆芯片功能和性能都很爛就暫時(shí)不必進(jìn)行CP測(cè)試了。另外，COB測(cè)試相比于CP測(cè)試具有更多的靈活性，可以測(cè)試更多的測(cè)試項(xiàng)，獲取有關(guān)芯片更為全面的信息。當(dāng)然，COB測(cè)試也是需要開發(fā)一套相應(yīng)的測(cè)試環(huán)境的。開發(fā)的工作根據(jù)芯片的不同，工作量會(huì)有很大的不同，例如，如果有I2C通信引腳的芯片，需要用到USB轉(zhuǎn)I2C芯片，例如FT232。通過在電腦上編程，通過控制USB轉(zhuǎn)I2C芯片來控制待測(cè)芯片。這樣的話，搭建整個(gè)測(cè)試環(huán)境就會(huì)比較復(fù)雜。如果是模擬芯片，例如電源管理類芯片，需要使用LabView編程來控制數(shù)字源表進(jìn)行自動(dòng)化參數(shù)測(cè)量?？傊?，COB測(cè)試也是芯片設(shè)計(jì)中一個(gè)比較重要的流程,這部分的工作內(nèi)容，比較難以敘述，簡(jiǎn)單的，就用數(shù)字源表測(cè)試幾項(xiàng)參數(shù)就行了，復(fù)雜的都會(huì)基于軟件控制的形式進(jìn)行半自動(dòng)的測(cè)試。具體說來，1、開發(fā)在PC端開發(fā)測(cè)試的程序，例如LabView;2、設(shè)計(jì)測(cè)試芯片的電路板，并留下與PC通信的接口，通常采用單片機(jī)做主控芯片;3、搭建測(cè)試所需要的環(huán)境，比如說遮光要求。過程敘述得很簡(jiǎn)單，但實(shí)際開發(fā)并不容易，難度視待測(cè)芯片而異。

　　十、成測(cè)開發(fā)。

　　在CP測(cè)試完了之后，裸芯就可以送到成測(cè)廠進(jìn)行劃片和封裝了，在這期間，IC設(shè)計(jì)師所要做的工作就是依據(jù)制定成品測(cè)試的規(guī)范并進(jìn)行成品測(cè)試的開發(fā)。這部分的工作其實(shí)和CP測(cè)試的工作是類似的，只不過，相對(duì)于CP測(cè)試而言，成品測(cè)試的測(cè)試項(xiàng)會(huì)少很多。許多CP測(cè)試用到的測(cè)試項(xiàng)，比如，燒調(diào)之類的，成品測(cè)試就不會(huì)進(jìn)行了，其余步驟均與CP測(cè)試一致。

　　十一、可靠性測(cè)試。

　　當(dāng)芯片封裝好，并通過了成品測(cè)試之后，并不意味著芯片的測(cè)試就結(jié)束了，還有芯片可靠性測(cè)試。在成測(cè)結(jié)束，并把樣品返回設(shè)計(jì)師手中之后，設(shè)計(jì)師還需進(jìn)行COB測(cè)試，并在這時(shí)預(yù)留幾顆芯片不參與接下來的可靠性測(cè)試，這幾顆芯片將在可靠性測(cè)試之后作為對(duì)比之用。

　　芯片可靠性測(cè)試，是衡量芯片的質(zhì)量和壽命的一項(xiàng)測(cè)試。它具體包括環(huán)境測(cè)試、EMC測(cè)試、其它測(cè)試等三大項(xiàng)。細(xì)分項(xiàng)有高溫低溫測(cè)試、高溫高濕測(cè)試，抗靜電測(cè)試等等，全部的測(cè)試項(xiàng)可參考IC可靠性測(cè)試項(xiàng)目。每一款芯片都有與其對(duì)應(yīng)的可靠性測(cè)試項(xiàng)，并不是所有測(cè)試項(xiàng)目都要測(cè)。我們只要關(guān)注與該芯片適配的測(cè)試項(xiàng)就行。具體如何決定測(cè)試項(xiàng)，這需要與芯片的用途有關(guān)，每一種用途，它的測(cè)試要求都是不一樣的?？煽啃詼y(cè)試實(shí)驗(yàn)比較簡(jiǎn)單，但是，芯片的可靠性卻是由此來衡量的?？煽啃詼y(cè)試需要的測(cè)試工具都比較昂貴，當(dāng)然工具的重復(fù)使用性也是比較好的。每一個(gè)測(cè)試項(xiàng)都對(duì)應(yīng)這一套測(cè)試設(shè)備。

　　十二、成品開發(fā)。

　　設(shè)計(jì)出的芯片必須配置相應(yīng)的使用方案，才能將芯片推廣出去，客戶才能夠更好的使用芯片。不同用途的芯片，它的使用方案不一樣，差別也是非常巨大的。像單片機(jī)、ARM、FPGA類芯片，配置的可不是簡(jiǎn)單的使用方案，而是一整套使用它的系統(tǒng)。電源管理芯片，需要配置一個(gè)電源管理芯片的一套應(yīng)用方案，并且需要具有一定的競(jìng)爭(zhēng)力，這才能夠?qū)⑿酒u出去。所以成品開發(fā)是芯片能否賣出去的關(guān)鍵。我所接觸到的成品開發(fā)，基本是以單片機(jī)為主控芯片的開發(fā)方案。具體開發(fā)過程將在后續(xù)有更為詳細(xì)的說明。

　　有制造就對(duì)應(yīng)著拆解，下面看一個(gè)具體案例：

　　那么，這些微型芯片的逆向工程(reverse engineering)是怎么操作和實(shí)現(xiàn)的? 現(xiàn)在，我就來為大家講解，今天先跟大家講個(gè)大概，接著我們會(huì)連續(xù)就這個(gè)芯片的反向技術(shù)分篇細(xì)說，歡迎關(guān)注我們研究室頭條號(hào)，謝謝! 好，廢話少說，直接來干貨!拆解首先把要拆解的芯片放置在裝了濃硫酸的容器里，容器需要蓋住，但不能嚴(yán)實(shí)，這樣里面的氣體才能漫溢出來。把容器里的濃硫酸加熱到沸騰(大約 300 攝氏度)，在瓶底的周圍鋪上蘇打粉——用來預(yù)防意外飛濺出來的硫酸液和冒出來的硫酸氣體：

　　大約 30 到 40 分鐘以后，芯片外層的保護(hù)膠塑料層就會(huì)「碳化」：

　　待酸液冷卻以后，可以把里面哪些已經(jīng)足夠「碳化」的部分挑出來，其它繼續(xù)進(jìn)行硫酸浴，外層較厚的芯片可能需要兩到三輪硫酸浴：

　　如果芯片外層那些焦炭不能機(jī)械地去除，那么就把它們投進(jìn)濃硝酸液里面加熱到沸騰(溫度大約是 110 到 120 度)：

　　這就是最后的樣子：  

　　照相　  

　　在顯微圖像自動(dòng)采集平臺(tái)上逐層對(duì)芯片樣品進(jìn)行顯微圖像采集。與測(cè)量三維實(shí)體或曲面的逆向設(shè)計(jì)不同，測(cè)量集成電路芯片純屬表面文章：放好芯片位置、對(duì)對(duì)焦、選好放大倍數(shù)，使芯片表面在鏡頭中和顯示器上清晰可見后，按下拍照按鈕便可完成一幅顯微圖像的采集。取決于電路的規(guī)模和放大倍數(shù)，一層電路可能需要在拍攝多幅圖像后進(jìn)行拼湊，多層電路需要在拼湊后對(duì)準(zhǔn)，有顯微圖像自動(dòng)拼湊軟件用于進(jìn)行拼湊和對(duì)準(zhǔn)操作。 隨便估算一下：該顯微圖像自動(dòng)采集平臺(tái)的放大倍數(shù)為1000倍，可將0.1um線條的放大至0.1mm的寬度。這意味著它已足以對(duì)付目前采用最先進(jìn)工藝制作的0.09um集成電路芯片。

　　提圖：  

　　集成電路由多層組成,每層用光刻工藝由光掩膜加以確定。制造集成電路時(shí)用的掩膜上的幾何圖形就是版圖，版圖是集成電路對(duì)應(yīng)的物理層。 現(xiàn)在提圖工作已經(jīng)可以由電腦全部完成了。主流的電路原理圖分析系統(tǒng)已經(jīng)具有多層顯微圖像瀏覽、電路單元符號(hào)設(shè)計(jì)、電路原理圖自動(dòng)和交互式分析提取以及電路原理圖編輯等強(qiáng)大功能，版圖分析系統(tǒng)則可完成多層版圖輪廓自動(dòng)提取、全功能版圖編輯、嵌入軟件代碼自動(dòng)識(shí)別、提取、校驗(yàn)以及設(shè)計(jì)規(guī)則的統(tǒng)計(jì)和提取。 提取、整理電路 數(shù)字電路需要?dú)w并同類圖形，例如與非門、或非門、觸發(fā)器等，同樣的圖形不要分析多次。

　　提出的電路用電路繪制軟件繪出(ViewWork、Laker、Cadence等)，按照易于理解的電路布置，使其他人員也能看出你提取電路的功能，提取電路的速度完全由提圖人員經(jīng)驗(yàn)水平確定。注意，軟件是按照版圖的位置把各組件連接起來，如果不整理電路是看不出各模塊的連接及功能的，所以完全靠軟件是不能完成電路功能塊劃分和分析。 分析電路 提取出的電路整理成電路圖，并輸入幾何參數(shù)(MOS為寬長(zhǎng)比)。通過你的分析，電路功能明確，電路連接無誤。 仿真驗(yàn)證，電路調(diào)整 對(duì)電路進(jìn)行功能仿真驗(yàn)證。模擬電路一般采用Hspice、Cadence等工具，小規(guī)模數(shù)字電路采用Cadence,Hsim等工具。根據(jù)新的工藝調(diào)整電路，-調(diào)整后進(jìn)行驗(yàn)證。 版圖繪制驗(yàn)證及后仿真 對(duì)輸入的電路原理圖進(jìn)行瀏覽、查詢、編輯、調(diào)試與仿真。分析電路原理，調(diào)節(jié)電路參數(shù)，并在一定的激勵(lì)輸入下觀測(cè)輸出波形，以驗(yàn)證設(shè)計(jì)的邏輯正確性。要對(duì)提取的網(wǎng)表作仿真驗(yàn)證，并與前仿結(jié)果對(duì)比，-版圖導(dǎo)出GDS文件，Tape out(將設(shè)計(jì)數(shù)據(jù)轉(zhuǎn)交給制造方)。