新聞中心

EEPW首頁 > 電源與新能源 > 設計應用 > 基于DSP_FPGA的高速數字信號處理平臺的電源設計

基于DSP_FPGA的高速數字信號處理平臺的電源設計

作者: 時間:2018-08-10 來源:網絡 收藏

摘要

本文引用地址:http://m.butianyuan.cn/article/201808/386373.htm

研究了DSP+FPGA高速數字信號處理器系統(tǒng)電源的供電需求, 采用了開關電源和電源的混合電源系統(tǒng),解決了高速數字信號處理器系統(tǒng)電源的供電問題.經實際的測試驗證表明設計的該系統(tǒng)電源滿足各個高速處理模塊 的供電需求,也表明該系統(tǒng)電源的突出優(yōu)點是供電電源的高穩(wěn)定性.

基于DSP_FPGA的高速數字信號處理平臺的電源設計_王.rar
5d1d625453545f6d9387b80fb513a6d1.rar(407.77 KB)


關鍵詞: 線性穩(wěn)壓

評論


相關推薦

技術專區(qū)

關閉