采取強(qiáng)硬路線

作為一個(gè)“門海”，F(xiàn)PGA提供了可使用通過(guò)各種寬度的查找表來(lái)實(shí)現(xiàn)邏輯表達(dá)式來(lái)實(shí)現(xiàn)的任何數(shù)字功能幾乎是無(wú)限的平臺(tái)。自成立以來(lái)，這提供了靈活性前所未有的水平，而他們的均勻性和陣列狀結(jié)構(gòu)，使他們最新制造節(jié)點(diǎn)的早期采用者。

盡管是在不斷的半導(dǎo)體技術(shù)的前沿，性能還可以在依賴于日益復(fù)雜的路由模式和時(shí)鐘結(jié)構(gòu)的體系結(jié)構(gòu)的限制因素;它是這個(gè)原因，廠商先用知識(shí)產(chǎn)權(quán)(IP)的硬連線塊來(lái)實(shí)現(xiàn)關(guān)鍵功能。

更高的性能和最佳功耗的不竭需求推動(dòng)FPGA廠商的固定IP的功能越來(lái)越多集成到他們的產(chǎn)品。雖然中堅(jiān)分子可能會(huì)認(rèn)為這是對(duì)FPGA技術(shù)的核心優(yōu)勢(shì)的侵蝕，實(shí)際上它提供了訪問(wèn)功能互補(bǔ)，這將是困難或站不住腳的邏輯架構(gòu)來(lái)實(shí)現(xiàn)。

其中的核心市場(chǎng)，為高端FPGA一向電信;這里，性能是關(guān)鍵和成本可二次。為了滿足這種需求，現(xiàn)在的FPGA整合大量的IP靶向的數(shù)據(jù)路徑，如高速以太網(wǎng)，以及其它串行收發(fā)器，以及最近，光接口。這些坐其他性能的關(guān)鍵功能，如PLL和DSP模塊的旁邊。增加一個(gè)軟核處理器來(lái)處理控制通道功能的能力意味著大的FPGA仍然很受歡迎，在這一領(lǐng)域，往往被優(yōu)先于ASIC的。

而軟核可以解決許多任務(wù)，特別是在最新最快的FPGA，它們?nèi)匀挥邢?，可能不適合于其他任務(wù)，其中的性能是重要的。因此，有點(diǎn)自然，IP集成的擴(kuò)展看到了引進(jìn)“硬”處理器內(nèi)核;已經(jīng)采取了多次迭代完全實(shí)現(xiàn)，但現(xiàn)在做的許多應(yīng)用領(lǐng)域一個(gè)顯著影響的概念。

早期嘗試嵌入硬核處理器在FPGA中未能激發(fā)行業(yè)或革命性的技術(shù)：太多了，太快了，也許吧。該行業(yè)整體回落的軟核選項(xiàng)，但它很快變得清晰，真的是市場(chǎng)的嵌入式處理器;它只是需要合適的解決方案?？梢哉f(shuō)，這竟然是ARM。

今天，有許多的FPGA均提供嵌入式ARM內(nèi)核，以及軟核選項(xiàng)，并說(shuō)明理由很清楚;業(yè)績(jī)保證。此外，延長(zhǎng)硬核硬件加速FPGA架構(gòu)的能力開(kāi)辟了更加的應(yīng)用領(lǐng)域，其中FPGA供應(yīng)商現(xiàn)在熱衷于探索。

該SoC

從概念上講，F(xiàn)PGA供應(yīng)商是指邏輯結(jié)構(gòu)和硬IP的集成為一個(gè)系統(tǒng)級(jí)芯片(SoC)方案，由處理器廠商誰(shuí)整合等功能廣泛使用的一個(gè)術(shù)語(yǔ)。這包括處理器，提供可配置邏輯，如PSoC系列從賽普拉斯。在性能方面，嵌入式處理器子系統(tǒng)是不是只為非常高端的; Altera公司現(xiàn)在提供其高性能Stratix，其中檔阿里亞和低成本Cyclone系列基于ARM的SoC解決方案。

從系統(tǒng)的水平，在FPGA中列入一個(gè)處理器子系統(tǒng)并不需要在物理上它主宰。圖1顯示了Altera的阿里亞伏，這清楚地顯示了基于ARM的Cortex-A9 MPCore的子系統(tǒng)占用在硅中只有一小部分的硬處理器系統(tǒng)(HPS)的表示。這反映在圖2中，低成本Cyclone伏，還集成了高壓鈉燈的方框圖。

Altera的阿里亞V族圖片

圖1：Altera的阿里亞V族中檔功能的SoC廠商硬核處理器系統(tǒng)(HPS)。

Altera的低成本Cyclone V影像

圖2：Altera的低成本Cyclone五還配備了高壓鈉燈，要么提供的單核或雙核的ARM Cortex-A9子系統(tǒng)的旁邊FPGA架構(gòu)。

在這種配置中，每個(gè)核心包括32-K字節(jié)的L1指令緩存和32 KB的L1數(shù)據(jù)高速緩存，單精度和雙精度浮點(diǎn)單元和NEON媒體引擎，CoreSight調(diào)試和跟蹤的。還有一個(gè)512 KB的共享L2緩存也被集成，以及64K字節(jié)的RAM劃傷。內(nèi)存和通用接口，提供一系列包括 - 多達(dá)134個(gè)通用I / O。重要的是，HPS和FPGA能夠獨(dú)立運(yùn)作，而是通過(guò)使用ARM的AMBA AXI總線橋，這給HPS訪問(wèn)FPGA架構(gòu)，反之亦然建成了高帶寬系統(tǒng)互連保持緊密耦合。這兩個(gè)橋是AMBA AXI-3標(biāo)準(zhǔn)。一個(gè)專用32位配置端口允許的HPS配置FPGA在啟動(dòng)。

一個(gè)主題變奏曲

類似的Altera，賽靈思還采用了雙核的ARM Cortex-A9 MPCore的子系統(tǒng)方法對(duì)它的SoC產(chǎn)品，但不像它的競(jìng)爭(zhēng)對(duì)手，而不是支持三個(gè)家庭在不同的性能/價(jià)格點(diǎn)，它的選擇實(shí)施一系列表現(xiàn)跨一個(gè)家庭的水平;在ZYNQ-7000。

圖3：ZYNQ-7000系列賽靈思還提供了一個(gè)雙核的ARM Cortex-A9子系統(tǒng)提供一系列的FPGA架構(gòu)的密度選項(xiàng)。

像Altera的Cyclone V，ZYNQ-7000還支持全或部分重新配置，使得在FPGA的一部分，以繼續(xù)運(yùn)行，而剩余的部分被重新配置，而無(wú)需停止整個(gè)系統(tǒng)。處理器子系統(tǒng)還能夠獨(dú)立地對(duì)FPGA的邏輯運(yùn)行。

而前面的兩個(gè)例子使用“經(jīng)典”的SRAM的方法來(lái)對(duì)FPGA織物，這就需要在上電時(shí)將其配置數(shù)據(jù)加載，也有SoC器件集成的硬核處理器基于Flash的例子提供更多的'瞬時(shí)接通“用例，如SmartFusion2家族從Microsemi的。

圖4：Microsemi的SmartFusion2 SoC的FPGA框圖。

圖5：Microsemi的SmartFusion2的ARM Cortex-M3的子系統(tǒng)。

不像這里的特色其它系統(tǒng)芯片，該SmartFusion2家庭解決真正的低功耗，明顯由Cortex-M3內(nèi)核，這主要是與微控制器應(yīng)用相關(guān)的選擇，而不是在Cortex-A類由Altera和Xilinx，這是受寵更適合于應(yīng)用處理器類型使用情況。在這種集成水平，SmartFusion2開(kāi)始像通常不認(rèn)為是其他的FPGA解決方案，如在PSoC 5系列從賽普拉斯;然而，高達(dá)15萬(wàn)個(gè)邏輯單元的FPGA架構(gòu)，該SmartFusion2家庭保留其FPGA憑據(jù)。

結(jié)論

的FPGA和處理器核心技術(shù)的融合有一個(gè)漫長(zhǎng)而多事的歷史。初步顯示出小許的時(shí)候，可能在被注銷完全的危險(xiǎn)。幸運(yùn)的是，所有的開(kāi)發(fā)人員來(lái)說(shuō)，F(xiàn)PGA廠商表現(xiàn)出遠(yuǎn)見(jiàn)的水平，確保它的復(fù)興，通過(guò)軟核的成功顯著幫助。

現(xiàn)在，嵌入式硬核被牢牢解決方案的工程師'工具箱'嵌入'和許多應(yīng)用程序是否真能代表一個(gè)完整的系統(tǒng)級(jí)芯片。它不會(huì)停在那里：Altera公司已經(jīng)宣布其新一代的Stratix系列10將集成4個(gè)64位ARM Cortex-A53內(nèi)核，采用英特爾三柵極技術(shù)構(gòu)建，給它真正的無(wú)與倫比的性能水平。

喜歡它的過(guò)去，它看起來(lái)像FPGA的SoC的未來(lái)將是多么不平凡的，但可能更加成功。