一種直流穩(wěn)壓電源自動(dòng)測(cè)試系統(tǒng)設(shè)計(jì)

1.引言

直流穩(wěn)壓電源被廣泛的應(yīng)用于電子產(chǎn)品生產(chǎn)線、實(shí)驗(yàn)室、工業(yè)控制和信息通訊等領(lǐng)域，其輸出電壓品質(zhì)的好壞直接影響到整個(gè)系統(tǒng)的工作性能。在日常使用過程中。引起輸出電壓變化的最主要因素有兩個(gè)：一是由上游輸入電壓的變化引起的;另一個(gè)是由輸出電流的變化(由于負(fù)載變化)引起的。一般來說，穩(wěn)壓電源的沒計(jì)首先要考慮輸入電壓和負(fù)載這兩個(gè)因素.也就是說直流穩(wěn)壓電源穩(wěn)定電壓的能力首先要看輸入電壓的變化和負(fù)載變化引起的輸出電壓的變化被限制到多小的程度。衡量這個(gè)程度的指標(biāo)一般被稱作質(zhì)量指標(biāo)。

主要包括以下幾個(gè)方面的參數(shù)：

(1)電壓調(diào)整率SD;

(2)負(fù)載調(diào)整率St;

(3)輸出電阻Ro;

(4)紋波系數(shù)y;

(5)恢復(fù)時(shí)間△t;

(6)峰值電壓UP。

本文提出一種基于FPGA、高速A/D、D/A以及上位機(jī)軟件組成的直流穩(wěn)壓電源自動(dòng)測(cè)試系統(tǒng)設(shè)計(jì)方案，可以實(shí)現(xiàn)快速榆測(cè)直流穩(wěn)壓電源以上幾方面的參數(shù)。在簡要介紹系統(tǒng)的組成、功能、工作原理以及所用到的主要元器件的基礎(chǔ)上.重點(diǎn)探討了系統(tǒng)軟硬件的實(shí)現(xiàn)方案。

2.系統(tǒng)功能和工作原理介紹

該系統(tǒng)的主要測(cè)試對(duì)象是額定輸出電壓最大為30V.額定輸出電流最大為1OA的小功率直流穩(wěn)壓電源.系統(tǒng)設(shè)計(jì)嚴(yán)格按照有關(guān)國家標(biāo)準(zhǔn)進(jìn)行。

2.1系統(tǒng)功能

該系統(tǒng)主要功能包括：

(1)對(duì)象功能測(cè)試：該系統(tǒng)能夠提供被測(cè)電源正常工作的虛擬工作環(huán)境(包括輸入電源和模擬負(fù)載)，并能在該環(huán)境下完成幫機(jī)測(cè)試;

(2)系統(tǒng)管理：該系統(tǒng)能根據(jù)測(cè)試要求自動(dòng)生成測(cè)試程序并控制測(cè)試自動(dòng)進(jìn)行，最后自動(dòng)給出測(cè)試報(bào)告：

(3)數(shù)據(jù)庫管理：采用關(guān)系型數(shù)據(jù)庫管理系統(tǒng)管理數(shù)據(jù).由測(cè)試流程讀取配置數(shù)據(jù)庫的數(shù)據(jù).配骨測(cè)試儀器.進(jìn)行相應(yīng)的測(cè)試，然后將測(cè)試結(jié)果保存到測(cè)試結(jié)果數(shù)據(jù)庫當(dāng)中：

(4)模擬顯示：該系統(tǒng)具有交互圖形顯示界面，對(duì)測(cè)試程序生成、測(cè)試流程、測(cè)試過程中的提示信息以及產(chǎn)生的實(shí)時(shí)數(shù)據(jù)、測(cè)試結(jié)果等都能進(jìn)行實(shí)時(shí)顯示，并能提供報(bào)警信息。

2.2系統(tǒng)工作原理

該系統(tǒng)的工作原理是：上位機(jī)通過并行接口將配置數(shù)據(jù)送人數(shù)據(jù)采集轉(zhuǎn)換和控制模塊;該模塊首先進(jìn)行自檢，若自檢無誤，系統(tǒng)將根據(jù)已經(jīng)設(shè)置好的流程開始自動(dòng)測(cè)試。同時(shí)實(shí)時(shí)采集被測(cè)電源的輸出電壓和電流，并將其轉(zhuǎn)換成數(shù)字送量到上位機(jī);測(cè)試完成后.上位機(jī)對(duì)測(cè)試數(shù)據(jù)進(jìn)行分析、計(jì)算，自動(dòng)生成測(cè)試報(bào)告.并建立被測(cè)電源的測(cè)試數(shù)據(jù)庫。

3.系統(tǒng)硬件設(shè)計(jì)

直流穩(wěn)壓電源自動(dòng)測(cè)試系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。系統(tǒng)由上位機(jī)、數(shù)據(jù)采集轉(zhuǎn)換和控制模塊、源電壓調(diào)整裝置以及模擬負(fù)載組成。

其中。上位機(jī)是系統(tǒng)的信息和任務(wù)調(diào)度中心，主要完成系統(tǒng)管理、測(cè)試程序生成、測(cè)試控制、測(cè)試結(jié)果分析等功能.并且能顯示測(cè)試進(jìn)程和測(cè)試結(jié)果。

3.1數(shù)據(jù)采集轉(zhuǎn)換與控制模塊

數(shù)據(jù)采集轉(zhuǎn)換和控制模塊圖1喜流穩(wěn)壓電源自動(dòng)測(cè)試系統(tǒng)結(jié)構(gòu)框圖主要由FPGA、CPLD以及其外圍電路，A/D轉(zhuǎn)換電路，D/A轉(zhuǎn)換電路，信號(hào)調(diào)理電路和各種接口電路構(gòu)成。該模塊的系統(tǒng)構(gòu)成框圖如圖2所示。

3.1.1 XC2S100-TQ144型FPGA芯片

Spartan-II系列XC2S100—TQ144型FPGA由美國Xilinx公司生產(chǎn)，它可以為用戶提供良好的忭能、大量的邏輯資源和豐富的特性設(shè)置。它的內(nèi)核電壓為2.5V，邏輯門密度為100000系統(tǒng)門，用戶IO數(shù)量為92個(gè)，支持200MHz以上的工作頻率，內(nèi)部結(jié)構(gòu)主要由可配置邏輯模塊(CLB)、用戶可編程I/O(IOB)、BIockRAM、數(shù)字延遲鎖相環(huán)(DLL)組成。

其中，CLB用于實(shí)現(xiàn)FPGA的絕大部分邏輯功能;1OB用于提供封裝引腳與內(nèi)部邏輯之問的接口;BIockRAM用于實(shí)現(xiàn)FPGA內(nèi)部的隨機(jī)存取，它可配置為RAM、雙口RAM、FIFO等隨機(jī)存儲(chǔ)器;DLL用于提供靈活的時(shí)鐘管理功能。

Spartan-II系列FPGA是基于RAM工藝的.在掉電后本身不能保存信息，需要一個(gè)外置存儲(chǔ)芯片來保存其信息.可以選用一片XC95144XL型CPLD來代替成本較高的專用PROM，此外CPLD在這里還有電平轉(zhuǎn)換功能。模塊上電后.CPLD將配置數(shù)據(jù)載人到FPGA的內(nèi)部靜態(tài)存儲(chǔ)單元里來完成對(duì)FPGA的定制，存儲(chǔ)在這些單元的配置數(shù)據(jù)決定了FPGA里的邏輯功能和互聯(lián)。

3.1.2 A/D轉(zhuǎn)換

A/D轉(zhuǎn)換電路是用來采集直流穩(wěn)壓電源輸出的經(jīng)過信號(hào)調(diào)理電路處理過的電壓和電流信號(hào)的.在整個(gè)測(cè)試系統(tǒng)中占有十分重要的地位.系統(tǒng)的測(cè)試精度主要取決于A/D轉(zhuǎn)換的精度。

系統(tǒng)選用TI公司生產(chǎn)的ADS850Y型A/D轉(zhuǎn)換器來采樣被測(cè)電源的輸出電壓。它具有14位分辨率、10MSPs轉(zhuǎn)換速率，功耗低。只有250mW，還具有自校準(zhǔn)功能，動(dòng)態(tài)輸人頻帶寬，轉(zhuǎn)換噪聲低，非常適合于CCD掃描成像、紅外成像以及數(shù)字信號(hào)測(cè)試儀器儀表的信號(hào)采集。系統(tǒng)在測(cè)試過程中的各個(gè)不同階段和根據(jù)不同的測(cè)試要求.可以靈活選擇不同的采樣速率，范圍在lK-10MHz之間。該芯片的轉(zhuǎn)換精度和采樣速率可以滿足目前大部分高精度直流穩(wěn)壓電源的品質(zhì)參數(shù)測(cè)試。也能滿足對(duì)直流穩(wěn)壓電源瞬態(tài)響應(yīng)的測(cè)試。

此外。該系統(tǒng)選用AD1674來采集負(fù)載電流值。AD1674是美國AD公司推出的一種12位帶并行微機(jī)接口的逐次逼近型模，數(shù)轉(zhuǎn)換芯片。該芯片內(nèi)部白帶采樣保持器(SHA)、10伏基準(zhǔn)電壓源、時(shí)鐘源以及可和微處理器總線直接接口的暫存，三態(tài)輸出緩沖器。具有12位的轉(zhuǎn)換精度和100KSPS的采樣速率。

為了保證對(duì)A/D采集轉(zhuǎn)換得到的數(shù)據(jù)進(jìn)行及時(shí)存儲(chǔ)和傳輸，在FPGA內(nèi)部配置兩塊RAM分別作為靜態(tài)RAM的輸入、輸出緩沖區(qū)。作為靜態(tài)RAM讀寫雙口控制器，前者接收A/D轉(zhuǎn)換傳過來數(shù)據(jù)流.經(jīng)處理后寫入到靜態(tài)RAM，后者讀取靜態(tài)RAM中數(shù)據(jù)，通過并行接口總線送給上位機(jī)。

D/A轉(zhuǎn)換電路的功能是給電子負(fù)載一個(gè)參考電壓.用來調(diào)節(jié)流經(jīng)電子負(fù)載的被測(cè)電源輸出電流的大小.使被測(cè)電源的輸出電流根據(jù)測(cè)試需要變化。

本系統(tǒng)選用了美國Burr—Brown公司生產(chǎn)的DAC900U數(shù)模轉(zhuǎn)換器。該芯片具有10位的分辨率和165MHz的輸出更新速率，其獨(dú)立輸出的電流可達(dá)20mA。將DAC900U與FPGA連接，形成高速數(shù)模轉(zhuǎn)換電路，為電子負(fù)載提供高質(zhì)量的給定信號(hào)。

3.1.4開關(guān)量輸出部分

該測(cè)試系統(tǒng)設(shè)計(jì)有8路開關(guān)量輸出通道.分別用來控制源電壓調(diào)整電路中的大功率電阻和模擬負(fù)載的投切。它的實(shí)現(xiàn)方式是在FPGA內(nèi)設(shè)置兩個(gè)8位的指令寄存器組對(duì)開關(guān)量輸出進(jìn)行控制。這兩個(gè)指令寄存器分別設(shè)計(jì)為開關(guān)量輸出允許寄存器和開關(guān)量開閉寄存器。通過寫開關(guān)量開閉寄存器來實(shí)現(xiàn)開關(guān)量輸出。該寄存器的每一位代表一個(gè)開關(guān)量輸出通道。值為“1“代表接通，“0”代表斷開。輸出允許寄存器是開關(guān)量輸出的總開關(guān)，復(fù)位后為00H，不允許開關(guān)量輸出;上位機(jī)對(duì)其寫入FFH后。允許開關(guān)量輸出。

3.1.5信號(hào)調(diào)理部分

該部分電路用于將直流穩(wěn)壓電源輸出的電壓、電流信號(hào)調(diào)理成幅值適合于枷轉(zhuǎn)換器采樣的信號(hào)。

電壓信號(hào)的調(diào)理是采用電阻分壓原理把原始的電壓信號(hào)轉(zhuǎn)換成滿足加轉(zhuǎn)換器幅值要求的電壓信號(hào)，再由差動(dòng)放大器進(jìn)入加轉(zhuǎn)換器。

電流信號(hào)調(diào)理是采用電流傳感器將強(qiáng)電流信號(hào)轉(zhuǎn)換成弱電流信號(hào)，再利用電阻把此弱電流信號(hào)轉(zhuǎn)換成滿足A/D轉(zhuǎn)換器幅值要求的電壓信號(hào)。經(jīng)過運(yùn)算放大器構(gòu)成的電壓跟隨器進(jìn)入A/D轉(zhuǎn)換器，從而完成信號(hào)類型、幅值的轉(zhuǎn)換。

3.1.6通信接口

上位機(jī)與FPGA的通信采用IEEE-488并行總線接口。其接口系統(tǒng)的基本特性有：

(1)采用串行字節(jié)、并行位、三線連鎖掛鉤技術(shù)、雙向異步的數(shù)傳方式：

(2)在20m距離內(nèi)。采用三態(tài)門發(fā)送器，一般通信速率為500Kbps，最高可達(dá)1Mbps;

(3)由16條信號(hào)線構(gòu)成。其中8條為數(shù)據(jù)線，3條掛鉤(Handshake)線，5條管理線;

(4)在總線上采用負(fù)邏輯;該接口電路可以滿足本系統(tǒng)的通信要求.并且與FPGA連接方便，編程簡單，易于實(shí)現(xiàn)。

3.2源電壓調(diào)整電路

源電壓調(diào)整電路主要由大功率可調(diào)電阻和變壓器組成.原理示意圖如圖3所示。FPGA輸出的開關(guān)量信號(hào)?？刂乒虘B(tài)繼電器周期通斷。使變壓器輸出產(chǎn)生198V一220V一242V階躍變化的方波。

3.3模擬負(fù)載

模擬負(fù)載可采用通用電子負(fù)載，具備可編程周期變化功能。在測(cè)試過程中.電子負(fù)載處于恒流工作方式。其等效原理圖如圖4所示。圖中R是固定電阻.當(dāng)D/A轉(zhuǎn)換芯片輸出的電壓值不變時(shí)，回路中的電流就維持在一個(gè)恒定的值上.與U值無關(guān)，若要改變回路中電流的大小.只要調(diào)整D/A的輸出電壓即可。

4.系統(tǒng)軟件設(shè)計(jì)

直流穩(wěn)壓電源自動(dòng)測(cè)試系統(tǒng)軟件與硬件有機(jī)結(jié)合。構(gòu)成功能完整的測(cè)試系統(tǒng)。

4.1開發(fā)工具簡介

本系統(tǒng)軟件由面向?qū)ο蟮目梢暬绦蛟O(shè)計(jì)語言VB6.O開發(fā)。它具有開發(fā)速度快、易于調(diào)試與運(yùn)行可靠等優(yōu)點(diǎn)，特別是它內(nèi)置了許多用于開發(fā)所數(shù)據(jù)庫應(yīng)用程序的專業(yè)化支持。該軟件中與后臺(tái)數(shù)據(jù)庫的連接使用了AcTIveX Data Objects(ADO)技術(shù)，ADO技術(shù)實(shí)際是一種提供訪問各種數(shù)據(jù)類型的連接機(jī)制，它被實(shí)現(xiàn)為OLEDB之上的一個(gè)薄層，這使得ADO可以有更快的訪問速度，更易使用，同時(shí)也更節(jié)省了資源。

4.2系統(tǒng)軟件結(jié)構(gòu)

系統(tǒng)軟件結(jié)構(gòu)如圖5所示，主要有數(shù)據(jù)庫管理程序、系統(tǒng)測(cè)試程序、數(shù)據(jù)庫和輔助程序等部分構(gòu)成。

數(shù)據(jù)庫管理程序包括測(cè)試系統(tǒng)參數(shù)配置、被測(cè)電源參數(shù)注冊(cè)、數(shù)據(jù)存儲(chǔ)、數(shù)據(jù)庫維護(hù)、數(shù)據(jù)查詢、報(bào)表打印、圖形顯示等模塊。這些模塊主要完成對(duì)數(shù)據(jù)庫的操作和管理功能。

系統(tǒng)測(cè)試程序包括自檢和校準(zhǔn)、測(cè)試執(zhí)行控制、數(shù)據(jù)采集、虛擬儀表實(shí)時(shí)顯示、測(cè)試結(jié)果分析、與下位機(jī)通信程序等。根據(jù)系統(tǒng)參數(shù)配置和被瀏電源的一些參數(shù)生成測(cè)試方案.通過通信接口控制系統(tǒng)硬件進(jìn)行測(cè)試。并且實(shí)時(shí)監(jiān)控測(cè)試過程，測(cè)試完成后進(jìn)行結(jié)果分析，給出測(cè)試報(bào)告。

輔助程序包括幫助文檔和關(guān)于軟件。

數(shù)據(jù)庫采用了微軟的關(guān)系型桌面數(shù)據(jù)庫系統(tǒng)Access。

5.結(jié)束語

本文提出的直流穩(wěn)壓電源自動(dòng)測(cè)試系統(tǒng)設(shè)計(jì)方案，以FPGA為控制核心部件.可以快速、準(zhǔn)確、規(guī)范的測(cè)試直流穩(wěn)壓電源的品質(zhì)參數(shù)和瞬態(tài)響應(yīng)特性。相對(duì)于傳統(tǒng)的檢測(cè)手段，節(jié)省了測(cè)試時(shí)間，減輕了操作強(qiáng)度。此外，該系統(tǒng)具有精度高、人機(jī)界面友好、自動(dòng)化程度高、使用方便可靠，成本低等特點(diǎn)，很適合用戶在生產(chǎn)使用過程中對(duì)直流穩(wěn)壓電源品質(zhì)參數(shù)和瞬態(tài)響應(yīng)特性進(jìn)行快速檢測(cè)。