新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 高速運算放大器PCB電路設計技巧

高速運算放大器PCB電路設計技巧

作者: 時間:2019-01-28 來源:網(wǎng)絡 收藏

  印制電路板()布線在高速電路中具有關(guān)鍵的作用,但它往往是電路設計過程的最后幾個步驟之一。高速布線有很多方面的問題,關(guān)于這個題目已有人撰寫了大量的文獻。本文主要從實踐的角度來探討高速電路的布線問題。主要目的在于幫助新用戶當設計高速電路布線時對需要考慮的多種不同問題引起注意。另一個目的是為已經(jīng)有一段時間沒接觸PCB布線的客戶提供一種復習資料。由于版面有限,本文不可能詳細地論述所有的問題,但是我們將討論對提高電路性能、縮短設計時間、節(jié)省修改時間具有最大成效的關(guān)鍵部分。

本文引用地址:http://m.butianyuan.cn/article/201901/397182.htm

  雖然這里主要針對與高速有關(guān)的電路,但是這里所討論的問題和方法對用于大多數(shù)其它高速模擬電路的布線是普遍適用的。當工作在很高的射頻(RF)頻段時,電路的性能很大程度上取決于PCB布線?!皥D紙”上看起來很好的高性能電路設計,如果由于布線時粗心馬虎受到影響,最后只能得到普通的性能。在整個布線過程中預先考慮并注意重要的細節(jié)會有助于確保預期的電路性能。

  原理圖

  盡管優(yōu)良的原理圖不能保證好的布線,但是好的布線開始于優(yōu)良的原理圖。在繪制原理圖時要深思熟慮,并且必須考慮整個電路的信號流向。如果在原理圖中從左到右具有正常穩(wěn)定的信號流,那么在PCB上也應具有同樣好的信號流。在原理圖上盡可能多給出有用的信息。因為有時候電路設計工程師不在,客戶會要求我們幫助解決電路的問題,從事此工作的設計師、技術(shù)員和工程師都會非常感激,也包括我們。

  除了普通的參考標識符、功耗和誤差容限外,原理圖中還應該給出哪些信息呢?下面給出一些建議,可以將普通的原理圖變成一流的原理圖。加入波形、有關(guān)外殼的機械信息、印制線長度、空白區(qū);標明哪些元件需要置于PCB上面;給出調(diào)整信息、元件取值范圍、散熱信息、控制阻抗印制線、注釋、扼要的電路動作描述……(以及其它)。

  誰都別信

  如果不是你自己設計布線,一定要留出充裕的時間仔細檢查布線人的設計。在這點上很小的預防抵得上一百倍的補救。不要指望布線的人能理解你的想法。在布線設計過程的初期你的意見和指導是最重要的。你能提供的信息越多,并且整個布線過程中你介入的越多,結(jié)果得到的PCB就會越好。給布線設計工程師設置一個暫定的完成點——按照你想要的布線進展報告快速檢查。這種“閉合環(huán)路”方法可以防止布線誤入歧途,從而將返工的可能性降至最低。

  需要給布線工程師的指示包括:電路功能的簡短描述,標明輸入和輸出位置的PCB略圖,PCB層疊信息(例如,板子有多厚,有多少層,各信號層和接地平面的詳細信息——功耗、地線、模擬信號、數(shù)字信號和RF信號);各層需要那些信號;要求重要元件的放置位置;旁路元件的確切位置;哪些印制線很重要;哪些線路需要控制阻抗印制線;哪些線路需要匹配長度;元件的尺寸;哪些印制線需要彼此遠離(或靠近);哪些線路需要彼此遠離(或靠近);哪些元器件需要彼此遠離(或靠近);哪些元器件要放在PCB的上面,哪些放在下面。永遠不要抱怨需要給別人的信息太多——太少嗎?是;太多嗎?不。

  一條學習經(jīng)驗:大約10年前,我設計一塊多層的表面貼電路板——板子的兩面都有元件。用很多螺釘將板子固定在一個鍍金的鋁制外殼中(因為有很嚴格的防震指標)。提供偏置饋通的引腳穿過板子。該引腳是通過焊接線連接到PCB上的。這是一個很復雜的裝置。板子上的一些元件是用于測試設定(SAT)的。但是我已經(jīng)明確規(guī)定了這些元件的位置。你能猜出這些元件都安裝在什么地方嗎?對了,在板子的下面。當產(chǎn)品工程師和技術(shù)員不得不將整個裝置拆開,完成設定后再將它們重新組裝的時候,顯得很不高興。從那以后我再也沒有犯過這種錯誤了。

  位置

  正像在PCB中,位置決定一切。將一個電路放在PCB上的什么位置,將其具體的電路元件安裝在什么位置,以及其相鄰的其它電路是什么,這一切都非常重要。

  通常,輸入、輸出和電源的位置是預先確定好的,但是它們之間的電路就需要“發(fā)揮各自的創(chuàng)造性”了。這就是為什么注意布線細節(jié)將產(chǎn)生巨大回報的原因。從關(guān)鍵元件的位置入手,根據(jù)具體電路和整個PCB來考慮。從一開始就規(guī)定關(guān)鍵元件的位置以及信號的路徑有助于確保設計達到預期的工作目標。一次就得到正確的設計可以降低成本和壓力——也就縮短了開發(fā)周期。

  旁路電源

  在放大器的電源端旁路電源以便降低噪聲是PCB設計過程中一個很重要的方面——包括對高速還是其它的高速電路。旁路高速運算放大器有兩種常用的配置方法。

  電源端接地:這種方法在大多數(shù)情況下都是最有效的,采用多個并聯(lián)電容器將運算放大器的電源引腳直接接地。一般說來兩個并聯(lián)電容就足夠了——但是增加并聯(lián)電容器可能給某些電路帶來益處。

  并聯(lián)不同的電容值的電容器有助于確保電源引腳在很寬的頻帶上只能看到很低的交流(AC)阻抗。這對于在運算放大器電源抑制比(PSR)衰減頻率處尤其重要。該電容器有助于補償放大器降低的PSR。在許多十倍頻程范圍內(nèi)保持低阻抗的接地通路將有助于確保有害的噪聲不能進入運算放大器。圖1示出了采用多個并聯(lián)電容器的優(yōu)點。在低頻段,大的電容器提供低阻抗的接地通路。但是一旦頻率達到了它們自身的諧振頻率,電容器的容性就會減弱,并且逐漸呈現(xiàn)出感性。這就是為什么采用多個電容器是很重要的原因:當一個電容器的頻率響應開始下降時,另一個電容器的頻率響應開始其作用,所以能在許多十倍頻程范圍內(nèi)保持很低的AC阻抗。

  

  圖1. 電容器的阻抗與頻率的關(guān)系。

  直接從運算放大器的電源引腳入手;具有最小電容值和最小物理尺寸的電容器應當與運算放大器置于PCB的同一面——而且盡可能靠近放大器。電容器的接地端應該用最短的引腳或印制線直接連至接地平面。上述的接地連接應該盡可能靠近放大器的負載端以便減小電源端和接地端之間的干擾。圖2示出了這種連接方法。

  

  圖2. 旁路電源端和地的并聯(lián)電容器。

  對于次大電容值的電容器應該重復這個過程。最好從0.01 μF最小電容值開始放置,并且靠近放置一個2.2 μF(或大一點兒)的具有低等效串聯(lián)電阻(ESR)的電解電容器。采用0508外殼尺寸的0.01 μF電容器具有很低的串聯(lián)電感和優(yōu)良的高頻性能。

  電源端到電源端:另外一種配置方法采用一個或多個旁路電容跨接在運算放大器的正電源端和負電源端之間。當在電路中配置四個電容器很困難的情況下通常采用這種方法。它的缺點是電容器的外殼尺寸可能增大,因為電容器兩端的電壓是單電源旁路方法中電壓值的兩倍。增大電壓就需要提高器件的額定擊穿電壓,也就是要增大外殼尺寸。但是,這種方法可以改進PSR和失真性能。

  因為每種電路和布線都是不同的,所以電容器的配置、數(shù)量和電容值都要根據(jù)實際電路的要求而定。

  寄生效應

  所謂寄生效應就是那些溜進你的PCB并在電路中大施破壞、頭痛令人、原因不明的小故障(按照字面意思)。它們就是滲入高速電路中隱藏的寄生電容和寄生電感。其中包括由封裝引腳和印制線過長形成的寄生電感;焊盤到地、焊盤到電源平面和焊盤到印制線之間形成的寄生電容;通孔之間的相互影響,以及許多其它可能的寄生效應。圖3(a)示出了一個典型的同相運算放大器原理圖。但是,如果考慮寄生效應的話,同樣的電路可能會變成圖3(b)那樣。

  

  圖3. 典型的運算放大器電路,(a)原設計圖,(b)考慮寄生效應后的圖。

  在高速電路中,很小的值就會影響電路的性能。有時候幾十個皮法(pF)的電容就足夠了。相關(guān)實例:如果在反相輸入端僅有1 pF的附加寄生電容,它在頻率域可以引起差不多2 dB的尖脈沖(見圖4)。如果寄生電容足夠大的話,它會引起電路的不穩(wěn)定和振蕩。

  

  圖4. 由寄生電容引起的附加尖脈沖。


上一頁 1 2 下一頁

關(guān)鍵詞: 運算放大器 PCB

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉