宜特晶背FIB電路修補(bǔ)能力突破7奈米工藝

　　隨半導(dǎo)體產(chǎn)業(yè)朝更先進(jìn)工藝 發(fā)展之際，宜特電路修補(bǔ)技術(shù)(IC Circuit Edit)檢測技術(shù)再突破!宜特今(3/15)宣布，宜特通過先進(jìn)工藝 客戶肯定，IC芯片背面(Backside，簡稱晶背)FIB電路修補(bǔ)技術(shù)達(dá)7奈米(nm)工藝 。

　　宜特針對IC設(shè)計業(yè)者為何須進(jìn)行電路修補(bǔ)進(jìn)行說明。由于即使電路仿真軟件不斷地提升演進(jìn)，仍難以100%來確保芯片的設(shè)計及布局正確性，一旦發(fā)現(xiàn)電路瑕疵只能再次進(jìn)行光罩改版;然而光罩價格不斐，且重新下光罩后，等待修補(bǔ)過后的芯片時間通常超過一個月。因此，多數(shù)IC設(shè)計業(yè)者，會選擇進(jìn)行IC電路修補(bǔ)，只需幾個小時內(nèi)即可完成修補(bǔ)，確保電路設(shè)計符合預(yù)期，并降低時間及金錢的成本耗損。

　　宜特表示，隨著摩爾定律，半導(dǎo)體工藝 從1微米(um)、0.5微米(um)、0.13微米(um)不斷微縮到奈米(nm)等級，如此先進(jìn)工藝 的電路修補(bǔ)，考驗FIB實驗室的技術(shù)發(fā)展及應(yīng)用能力。特別當(dāng)工藝 來到16奈米(nm)以下的工藝 ，包裝型式多數(shù)為覆晶技術(shù)(Flip Chip)，因此FIB電路修補(bǔ)就必須從晶背來執(zhí)行，整體困難度也隨之增加。

　　宜特進(jìn)一步指出，7奈米(nm)先進(jìn)工藝 的晶背電路修補(bǔ)，有兩個挑戰(zhàn)。第一，晶體管密度倍增：每平方毫米密度約是16nm工藝 的3.5倍，要穿越遍布于底層的晶體管進(jìn)行修補(bǔ)困難度將大幅度提升;第二，薄且小的間隙：7奈米(nm)工藝 的金屬與介電層的間隙、寬度、厚度，多為40奈米(nm)或以下，面對薄且小的工藝 ，如何精準(zhǔn)定位目標(biāo)、清楚辨識電路及避免過度曝露金屬，更是修補(bǔ)技術(shù)能力重要關(guān)鍵。

　　宜特表示，宜特1994年成立，從IC芯片的FIB電路修補(bǔ)起家，2011年即提供40/28奈米(nm)先進(jìn)工藝 電路修補(bǔ)技術(shù)，2015年時完成20/16奈米(nm)芯片正面的電路修補(bǔ)技術(shù)，并于2016年挑戰(zhàn)完成16奈米(nm)的IC 晶背(Backside)FIB電路修補(bǔ)技術(shù)。2018年完成12奈米(nm)修補(bǔ)。

　　今年，宜特FIB電路修補(bǔ)技術(shù)再突破，成功完成7奈米(nm)工藝 的back-side電路修補(bǔ)，協(xié)助先進(jìn)工藝芯片設(shè)計業(yè)者在電路驗證、偵錯、失效分析上更直接、靈活且快速的選擇，加速產(chǎn)品上市時間(Time-To-Market)。

　　圖說:宜特FIB電路修補(bǔ)技術(shù)各階段里程碑