新移動(dòng)時(shí)代下的IC設(shè)計(jì)

加速汽車(chē)IC設(shè)計(jì)周期

自動(dòng)駕駛汽車(chē)（AV）正在將我們推入一個(gè)全新的移動(dòng)時(shí)代，為了滿足AV的高性能和低功耗要求，如今的SoC設(shè)計(jì)者需要為AI算法優(yōu)化定制的硅架構(gòu)，使用傳統(tǒng)的設(shè)計(jì)方法十分耗費(fèi)時(shí)間，于是HLS（高等級(jí)邏輯綜合）開(kāi)始步入人們眼簾。

HLS能夠使用SystemC或C++對(duì)設(shè)計(jì)功能進(jìn)行高級(jí)描述，并將它們綜合到RTL中。在更高抽象層次上進(jìn)行設(shè)計(jì)，通過(guò)將芯片功能規(guī)約與實(shí)現(xiàn)規(guī)約相分離，加速初始設(shè)計(jì)的完成 (圖1)。這種方式能將設(shè)計(jì)時(shí)間縮短至幾個(gè)月，所需代碼僅是傳統(tǒng)RTL流程的一半。在不影響設(shè)計(jì)進(jìn)度的情況下，后期的功能變化、新特性，甚至跨節(jié)點(diǎn)合并、從FPGA到ASIC的轉(zhuǎn)換均可被集成。HLS還能幫助設(shè)計(jì)團(tuán)隊(duì)探索數(shù)百種設(shè)計(jì)變體，進(jìn)而優(yōu)化芯片的功率、性能及面積。與手工編碼的RTL相比，DSE（設(shè)計(jì)空間探索）能夠以此獲得更高的設(shè)計(jì)質(zhì)量。

如果仿真被合并到該流程當(dāng)中，設(shè)計(jì)就會(huì)進(jìn)一步加速。HLS生成的RTL可以在仿真器中被具象化，為軟件團(tuán)隊(duì)提供一個(gè)在芯片硬件可用之前先測(cè)試軟件的平臺(tái)；同時(shí)，綜合傳感器和機(jī)電系統(tǒng)的數(shù)據(jù)也將被集成，創(chuàng)建能夠提供真實(shí)反饋的虛擬環(huán)境，幫助團(tuán)隊(duì)優(yōu)化硬件和軟件設(shè)計(jì)。

最后，先進(jìn)的HLS解決方案將對(duì)設(shè)計(jì)進(jìn)行穩(wěn)健性驗(yàn)證，方便設(shè)計(jì)人員在RTL之前就消除錯(cuò)誤（圖2）。HLS的驗(yàn)證能力包括對(duì)C++或SystemC代碼的自動(dòng)形式化檢查、基于仿真的C-RTL驗(yàn)證和形式等效性檢查，在綜合到RTL之前就可以發(fā)現(xiàn)缺陷和錯(cuò)誤。

圖1: HLS提高了設(shè)計(jì)抽象級(jí)別以提高設(shè)計(jì)生產(chǎn)力

功能安全、驗(yàn)證以及安全設(shè)計(jì)

功能安全是指降低電氣和電子元件因故障而運(yùn)轉(zhuǎn)失常的風(fēng)險(xiǎn)。在汽車(chē)工業(yè)中，這些程序和要求已在ISO26262標(biāo)準(zhǔn)中被正式提出，該標(biāo)準(zhǔn)還同時(shí)要求對(duì)電子設(shè)備進(jìn)行隨機(jī)硬件故障和系統(tǒng)故障測(cè)試。

一個(gè)完整的功能安全流程中通常包括四個(gè)關(guān)鍵步驟（圖3）。

1. 生命周期管理，涵蓋從計(jì)劃到合規(guī)的功能安全生命周期。

2. 安全分析使用FMEDA來(lái)了解隨機(jī)硬件錯(cuò)誤導(dǎo)致的設(shè)計(jì)潛在失效模式。

3. 安全設(shè)計(jì)嘗試增強(qiáng)或修改設(shè)計(jì)，以減輕隨機(jī)硬件錯(cuò)誤帶來(lái)的潛在失效。

4. 安全驗(yàn)證使用故障注入測(cè)試設(shè)計(jì)和安全機(jī)制在隨機(jī)硬件錯(cuò)誤中的行為，最終證明該設(shè)計(jì)的安全性。

如今，先進(jìn)的解決方案組合(如Mentor Safe IC) 能夠?qū)崿F(xiàn)嚴(yán)格的功能安全標(biāo)準(zhǔn)，同時(shí)自動(dòng)化生命周期管理、安全分析、安全設(shè)計(jì)和安全驗(yàn)證過(guò)程，加快了功能安全的驗(yàn)證速度，使其盡快符合行業(yè)標(biāo)準(zhǔn)。

圖2：先進(jìn)的HLS可以在RTL之前執(zhí)行C-to-RTL驗(yàn)證以刪除缺陷和錯(cuò)誤

仿真在驗(yàn)證中的作用

在現(xiàn)實(shí)世界中測(cè)試所有可能的安全場(chǎng)景并不可行，要實(shí)現(xiàn)大量驗(yàn)證的唯一方法就是在設(shè)計(jì)初期使用虛擬測(cè)試環(huán)境。硬件仿真支持模型以及軟件和硬件的在環(huán)驗(yàn)證，都在芯片或車(chē)輛硬件可用前提供了一個(gè)能夠進(jìn)行測(cè)試、編程和調(diào)試IC或整車(chē)平臺(tái)的環(huán)境，主要涵蓋下圖中三種數(shù)據(jù)類型（圖4）。

圖3：功能安全的四個(gè)關(guān)鍵過(guò)程：生命周期管理、安全分析、安全設(shè)計(jì)和安全驗(yàn)證

物理可靠性驗(yàn)證

SoC設(shè)計(jì)團(tuán)隊(duì)已經(jīng)通過(guò)HLS支持的快速迭代對(duì)芯片進(jìn)行了優(yōu)化，驗(yàn)證了芯片的功能性和功能安全性，并在真實(shí)的虛擬駕駛環(huán)境中用模擬傳感器和機(jī)電數(shù)據(jù)對(duì)芯片進(jìn)行了測(cè)試。

新的IC可靠性驗(yàn)證工具能夠在一個(gè)內(nèi)聚環(huán)境中考慮有問(wèn)題的區(qū)域。這些工具是為了在電路感知環(huán)境下提高IC可靠性驗(yàn)證的覆蓋率而創(chuàng)建的，它們?cè)试S從電路拓?fù)浜筒季值慕嵌燃蟹治鲭娐返膶?shí)現(xiàn)方式。該分析還可以利用外部約束來(lái)確定檢查目的，并找出不合規(guī)的電路。

接下來(lái)，設(shè)計(jì)師需要優(yōu)化芯片的物理布局。DFM（可制造性設(shè)計(jì)）解決方案能通過(guò)自動(dòng)優(yōu)化布局、模擬制造過(guò)程或在tape-out前管理光刻熱點(diǎn)來(lái)幫助設(shè)計(jì)師，其可以自動(dòng)測(cè)量由建議的布局修改引起的產(chǎn)量變化，使得設(shè)計(jì)者能夠選擇布局修改的方式，進(jìn)而最大限度地提高芯片的生產(chǎn)效率和可靠性。

圖4：硬件仿真可以融合傳感器、計(jì)算和驅(qū)動(dòng)數(shù)據(jù)，為AV平臺(tái)創(chuàng)建測(cè)試環(huán)境。

當(dāng)數(shù)字“遇上”模擬

一輛AV的復(fù)雜數(shù)字處理器和控制器SoC將通過(guò)各種傳感器系統(tǒng)與模擬世界進(jìn)行交互。微機(jī)電系統(tǒng)（MEMS）通常用于傳感裝置，其余電路作為模擬/混合信號(hào)（AMS）設(shè)計(jì)，則采用CMOS工藝實(shí)現(xiàn)。

與使用現(xiàn)成的組件創(chuàng)建系統(tǒng)相比，定制化的IC設(shè)計(jì)能夠幫助公司降低成本、控制尺寸和功耗。然而，由于涉及的設(shè)計(jì)領(lǐng)域眾多，AMS設(shè)計(jì)提出了嚴(yán)苛挑戰(zhàn)，MEMS設(shè)計(jì)必須與模擬電路有效地接口，而模擬電路又必須與模數(shù)轉(zhuǎn)換器和數(shù)字邏輯相互集成。

汽車(chē)AMS集成電路必須以極強(qiáng)的可靠性持續(xù)運(yùn)行，且大多數(shù)時(shí)間都處于惡劣的環(huán)境條件。為了便于管理，設(shè)計(jì)師需要一個(gè)集成的設(shè)計(jì)和驗(yàn)證解決方案，該解決方案能夠連接模擬、數(shù)字和MEMS，幫助創(chuàng)建AV最重要的單用途智能傳感器系統(tǒng)。

老化模擬在汽車(chē)應(yīng)用中也非常重要。隨著時(shí)間的推移，汽車(chē)應(yīng)用的壓力偏差和熱狀態(tài)會(huì)導(dǎo)致電路退化。通過(guò)仿真，可以及早發(fā)現(xiàn)潛在的可靠性問(wèn)題，并在設(shè)計(jì)階段加以糾正。

確保從始至終的安全性

新的汽車(chē)級(jí)ATPG技術(shù)將目標(biāo)對(duì)準(zhǔn)于晶體管和柵極級(jí)別的缺陷。這些新方法基于單元感知測(cè)試（CAT），使用專為每個(gè)單元內(nèi)部缺陷而設(shè)置的故障模型。Mentor的CellModelGen故障特征模型提取使用單元的布局注釋Spice表示來(lái)識(shí)別可能的晶體管、電橋、開(kāi)路和端口缺陷的位置。通過(guò)計(jì)算每個(gè)潛在缺陷的臨界面積及其相關(guān)的缺陷概率，分析潛在缺陷的單元布局。同時(shí)，該分析還能夠生成一個(gè)模型，盡可能進(jìn)行缺陷檢測(cè)，最小化模式計(jì)數(shù)并保留診斷所需的信息。捕捉這些本不可檢測(cè)的缺陷有助于數(shù)字集成電路IC制造商達(dá)到ISO 26262的DPPB目標(biāo)。

內(nèi)建自測(cè)試（BIST）將測(cè)試IP插入芯片中，用于測(cè)試數(shù)字邏輯或存儲(chǔ)器。邏輯BIST涉及到應(yīng)用于芯片電路的片上生成偽隨機(jī)測(cè)試模式。先進(jìn)的測(cè)試解決方案能夠在芯片運(yùn)行期間進(jìn)行測(cè)試，而不會(huì)影響其性能；此外，ATPG壓縮可與BIST相集成，以進(jìn)行用于通電和系統(tǒng)內(nèi)測(cè)試的制造質(zhì)量測(cè)試。

今天，無(wú)論是汽車(chē)初創(chuàng)企業(yè)、老牌OEMs還是系統(tǒng)公司都在爭(zhēng)先恐后地進(jìn)入市場(chǎng)，它們亟需一系列先進(jìn)的設(shè)計(jì)自動(dòng)化和生命周期管理工具。西門(mén)子數(shù)字化工業(yè)軟件可以提供獨(dú)特的工具組合，在HLS、功能安全和驗(yàn)證、仿真、物理可靠性驗(yàn)證、AMS設(shè)計(jì)、混合信號(hào)驗(yàn)證和IC測(cè)試方面擁有領(lǐng)先的解決方案，幫助企業(yè)乘風(fēng)破浪，在市場(chǎng)浪潮中立于不敗之地。