PCI Express協(xié)議實(shí)現(xiàn)與驗(yàn)證

摘要：稱為第3代I／O接口技術(shù)的PCI Express總線規(guī)范的出現(xiàn)，從結(jié)構(gòu)上解決了帶寬不足的問題，有著極為廣闊的發(fā)展前景?；赩erilog HDL硬件描述語言及可綜合化設(shè)計理念，完成了PCI Express IP核RTL代碼的設(shè)計。IP核代碼使用Verilog HDL語言編寫，分模塊、分層次地設(shè)計了事務(wù)層、數(shù)據(jù)鏈路層和物理層的邏輯子層，并進(jìn)行了可綜合化設(shè)計與代碼風(fēng)格檢查。對設(shè)計的PCI Express IP核的功能分別從協(xié)議層次和應(yīng)用層次進(jìn)行了驗(yàn)證。具體實(shí)現(xiàn)上，采用Denali公司的PureSuite測試套件對IP核的協(xié)議兼容性進(jìn)行驗(yàn)證，驗(yàn)證范圍覆蓋了IP核的3個層次以及配置空間，采用QuestaSim仿真工具對IP核的應(yīng)用層進(jìn)行驗(yàn)證。仿真結(jié)果表明，設(shè)計的PCI Express IP核工作正常，性能優(yōu)良。
關(guān)鍵詞：PCI Express協(xié)議；IP核；驗(yàn)證；I／O接口

0 引言
當(dāng)下，計算機(jī)系統(tǒng)使用的主流內(nèi)部總線技術(shù)為PCI總線。隨著千兆以太網(wǎng)、RAID陣列等高帶寬設(shè)備的出現(xiàn)，PCI總線133 MB／s的帶寬已明顯不能滿足應(yīng)用的需要。根據(jù)PCI總線的性能不足及計算機(jī)系統(tǒng)的應(yīng)用需求，第3代I／O總線接口技術(shù)PCI Express應(yīng)運(yùn)而生。PCI Express是一種應(yīng)用于各種計算與通信平臺的高帶寬、點(diǎn)對點(diǎn)串行互聯(lián)協(xié)議，支持虛通道、流量控制機(jī)制及熱插撥，具有錯誤處理及錯誤報告功能，并在軟件上與PCI兼容，具有鮮明的技術(shù)優(yōu)勢和廣闊的應(yīng)用前景?；趯CI Express理論優(yōu)勢轉(zhuǎn)化為實(shí)際應(yīng)用優(yōu)勢的考慮，設(shè)計了PCI Express IP核，并進(jìn)行了可綜合化設(shè)計與代碼風(fēng)格檢查，最后對設(shè)計的PCI Express IP核分別從協(xié)議層次和應(yīng)用層次進(jìn)行了較為充分的功能驗(yàn)證。

1 PCI Express協(xié)議
較之PCI總線，PCI Express在總線技術(shù)與結(jié)構(gòu)上實(shí)現(xiàn)了較大飛躍，提供了高速、高性能、點(diǎn)到點(diǎn)、雙單工、串行、差分信號鏈路來互聯(lián)設(shè)備。PCI Express的基本結(jié)構(gòu)包括根復(fù)合體(Root Complex)、交換機(jī)(Switch)以及端點(diǎn)設(shè)備(Endpoint)等，本文設(shè)計的PCI Expresb；IP(Intellectual Property)核屬于PCI Express端點(diǎn)設(shè)備。PCI ExpreSS總線典型拓?fù)浣Y(jié)構(gòu)如圖1所示。

根復(fù)合體(RC)為下層I／O設(shè)備連接到CPU和主存儲器系統(tǒng)提供了路徑，一個根復(fù)合體可支持一個或多個PCI Express端口；端點(diǎn)設(shè)備(EP)是PCI Express事務(wù)的請求發(fā)起者(Requester)或應(yīng)答者(Compieter)，端點(diǎn)設(shè)備又分為傳統(tǒng)端點(diǎn)、PCI Express端點(diǎn)和根復(fù)合體集成端點(diǎn)；交換機(jī)(Switch)是由多個虛擬PCI-to-PCI橋設(shè)備組成的，其主要功能是為上游器件和下游器件的通信選擇路徑。