新聞中心

EEPW首頁(yè) > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 運(yùn)放自激振蕩和消除

運(yùn)放自激振蕩和消除

作者: 時(shí)間:2023-04-21 來(lái)源: 收藏

我們?cè)谑褂眠\(yùn)放或比較器芯片時(shí)有時(shí)候會(huì)碰到的問(wèn)題,本文討論形成的原因以及解決辦法。運(yùn)放芯片會(huì)比較 V+ 和 V- 兩個(gè)輸入信號(hào),當(dāng) V+ > V- 時(shí),輸出高電平,當(dāng) V+ < V- 時(shí)輸出低電平。

本文引用地址:http://m.butianyuan.cn/article/202304/445870.htm

我們?cè)谑褂眠\(yùn)放或比較器芯片時(shí)有時(shí)候會(huì)碰到的問(wèn)題,本文討論自激振蕩形成的原因以及解決辦法。

運(yùn)放芯片會(huì)比較 V+ 和 V- 兩個(gè)輸入信號(hào),當(dāng) V+ > V- 時(shí),輸出高電平,當(dāng) V+ < V- 時(shí)輸出低電平。
有時(shí)候,輸入信號(hào)存在噪聲,因此在參考電壓附近的輕微波動(dòng)會(huì)引起輸出端的振蕩。即使輸入信號(hào)沒(méi)有噪聲,比較器本身也會(huì)導(dǎo)致噪聲。
當(dāng)輸出突然從一個(gè)電源軌轉(zhuǎn)變到另外一個(gè)軌的時(shí)候有時(shí)也會(huì)引入噪聲,并且會(huì)通過(guò)電源或者輸出電路反射到輸入端。
無(wú)論原因是什么,遲滯(hysteresis)也就是受控正反饋,是一種常見(jiàn)的解決辦法。
圖 1a 展示了一個(gè)簡(jiǎn)單的反相比較器電路,閾值 VR = 2V。輸入信號(hào)上的噪聲可能會(huì)導(dǎo)致輸出信號(hào)多次在高低電平簡(jiǎn)切換,形成振蕩。

運(yùn)放自激振蕩和消除

在圖 1b 中,R1 和 R2 組成的分壓電路對(duì)輸出信號(hào)進(jìn)行分壓,正反饋開(kāi)關(guān)閾值電壓以產(chǎn)生滯后。
當(dāng)上升的輸入電壓達(dá)到閾值時(shí),Vo的下降沿將閾值移動(dòng)到較低電壓,從而克服引起抖動(dòng)的噪聲。
上述正反饋解決振蕩的方法同樣適應(yīng)于同相比較器電路:

運(yùn)放自激振蕩和消除

正向反饋電阻 R1 和 R2 同樣接在 V+ 和 Vout 之間。
遲滯幅度由比較器的輸出電壓擺幅 VOH 以及電阻分壓器的值決定。遲滯帶(hysteresis band) ?VT 根據(jù)輸入信號(hào)的噪聲水平和振蕩大小調(diào)整。
有些比較器有開(kāi)漏(或集電極開(kāi)路)輸出。由于輸出電容會(huì)減緩輸出電平升高的速率,這些類型在正向輸出沿上產(chǎn)生遲滯的效果可能稍差,這會(huì)導(dǎo)致較少的閾值更改。
此外,請(qǐng)注意,根據(jù)所選的值,遲滯網(wǎng)絡(luò)將改變輸出電壓,從而降低輸出電壓擺幅。
滯后在上升和下降輸入上產(chǎn)生不同的閾值電壓,這在某些應(yīng)用中可能是一個(gè)缺點(diǎn)。給 R2 串聯(lián)一個(gè)電容會(huì)臨時(shí)改變門限電壓的值,也許會(huì)有足夠長(zhǎng)的時(shí)間讓輸入通過(guò)有噪聲的門限范圍。
但如果碰到輸入變化極其緩慢,例如電池電壓,這種方案就行不通。當(dāng)輸入信號(hào)變化速率足夠快的時(shí)候,你可以嘗試這種方法。
一些比較器(比如說(shuō) TLV3201) 內(nèi)置了遲滯功能,不再需要外置的電阻。這是通過(guò)內(nèi)部的電路結(jié)點(diǎn)實(shí)現(xiàn)的,同時(shí)使輸入和輸出不受電路的影響。
對(duì)于大多數(shù)電路而言,這些器件的遲滯帶是有效的。如果需要的話,你可以添加外部電阻。
本文主要內(nèi)容翻譯自 Bruce Trump 的這篇文章:Comparators—what’s all the chatter?



關(guān)鍵詞: 自激振蕩

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉