新聞中心

EEPW首頁 > 測試測量 > 設(shè)計應(yīng)用 > 泰克帶您了解電源芯片PSRR測量技巧

泰克帶您了解電源芯片PSRR測量技巧

作者: 時間:2024-04-25 來源:Tektronix 收藏

本文引用地址:http://m.butianyuan.cn/article/202404/458044.htm

在電子設(shè)備中, 電源的穩(wěn)定性很重要,電源對紋波噪聲的抑制能力也同樣重要。用來描述對電源紋波噪聲的抑制能力,通常用電源抑制比(Power Supply Rejection Ratio)來表征,它是衡量電源供應(yīng)的穩(wěn)定性和對干擾的抑制能力的重要參數(shù)。是經(jīng)常在電子放大器(特別是運算放大器 )或穩(wěn)壓器等規(guī)格書出現(xiàn)的參數(shù)。

電源抑制比(Power Supply Rejection Ratio)簡稱,它以電源輸入紋波和輸出紋波的對數(shù)比來計算,單位為分貝(dB),其計算公式為:

1713934060845490.png

其中Vripple(in)是輸入端的紋波,Vripple(out)是輸出端的紋波。絕大多數(shù)情況使用Vripple(in)/Vripple(out)來計算,此時為正值;如果使用Vripple(out)/Vripple(in)來計算,此時為負值。

從上面的公式可以看出:

■   在相同的供電電路設(shè)計中,使用PSRR越大的器件,其電源輸出受到電源的影響越??;

■   在相同的電源輸入紋波條件下,設(shè)計的電源電路PSRR越大,電源輸出端紋波就越小。

PSRR應(yīng)用領(lǐng)域

PSRR在電源管理芯片(PMIC)中應(yīng)用廣泛,覆蓋包括電源穩(wěn)壓器、放大器等器件或電路的性能評估。尤其在當(dāng)今典型的系統(tǒng)為處理器(如GPUs, SoCs, FPGAs)、高速串行接口(如SerDes,PCIe,USB)、高速并行數(shù)據(jù)(如DDR、LPDDR、GDDR)以及多路電源同時工作的需要穩(wěn)定電源供應(yīng)且對電源干擾抑制力較高的低壓供電場景中,電源軌上的紋波噪聲來自于電源的開關(guān)噪聲和諧波、數(shù)字信號串?dāng)_、時鐘耦合等諸多因素,由于系統(tǒng)對信號很敏感,如果電源對紋波噪聲的抑制能力不夠,會直接導(dǎo)致信號抖動、產(chǎn)生誤碼、影響系統(tǒng)穩(wěn)定性并導(dǎo)致系統(tǒng)效率降低。

所有這一切使得預(yù)留給電源的紋波噪聲裕量越來越小,從而要求高精度的電源紋波噪聲抑制能力(PSRR)的測量。PSRR的測試已廣泛應(yīng)用于精密工業(yè)、汽車電子、醫(yī)療設(shè)備等行業(yè)中。

image.png

圖1 低電壓應(yīng)用場景

精密工業(yè):在電源穩(wěn)壓器尤其是在LDO電源電路設(shè)計與應(yīng)用中,對其PSRR性能的測試有助于為精密低壓差電源供應(yīng)的電源穩(wěn)定性提供評估參考。如下圖2展示的是一款用于數(shù)碼相機、手機攝像頭、可穿戴設(shè)備等上的LDO芯片datasheet上列出的必要的PSRR項目指標(biāo):

1713934099346715.png

圖2 LDO芯片PSRR項目(圖片來自TI)

汽車電子:在汽車電子系統(tǒng)中,車規(guī)級電源器件/系統(tǒng)的可以更大限度地幫助評估電子器件/設(shè)備在車規(guī)級供電要求的穩(wěn)定及安全工作特性。

image.png

圖3 車載電源系統(tǒng)

醫(yī)療設(shè)備:在醫(yī)療設(shè)備中,PSRR的測量可以幫助評估電源噪聲對醫(yī)療設(shè)備精度和穩(wěn)定性的影響,以最大程度減少電源噪聲造成的干擾,確保醫(yī)療設(shè)備的可靠和安全以實現(xiàn)精確的讀數(shù)和診斷。

1713934171876271.png

圖4 醫(yī)療設(shè)備供電系統(tǒng)

PSRR測試應(yīng)用

PSRR在電源管理芯片(PMIC)中應(yīng)用廣泛,覆蓋包括電源穩(wěn)壓器、放大器等器件或電路的性能評估。尤其在當(dāng)今典型的系統(tǒng)為處理器(如GPUs, SoCs, FPGAs)、高速串行接口(如SerDes,PCIe,USB)、高速并行數(shù)據(jù)(如DDR、LPDDR、GDDR)以及多路電源同時工作的需要穩(wěn)定電源供應(yīng)且對電源干擾抑制力較高的低壓供電場景中,電源軌上的紋波噪聲來自于電源的開關(guān)噪聲和諧波、數(shù)字信號串?dāng)_、時鐘耦合等諸多因素,系統(tǒng)對信號很敏感,如果電源對紋波噪聲的抑制能力不夠,會直接導(dǎo)致信號抖動、產(chǎn)生誤碼、影響系統(tǒng)穩(wěn)定性并導(dǎo)致系統(tǒng)效率降低。

需要關(guān)注的是在人工智能(AI)技術(shù)快速發(fā)展的今天,與之相關(guān)的電路/器件呈現(xiàn)極低的電壓供電趨勢,測試其電源管理芯片的PSRR可直接評估電源對紋波噪聲的抑制能力,用于減少系統(tǒng)能量損耗,提高系統(tǒng)性能和效率,并且有助于延長芯片的壽命。

下圖為一款用于人工智能(AI)的存儲器LPDDR,其工作電壓已低至0.5V,預(yù)留給電源的紋波噪聲裕量越來越小。

1713934194267747.png

圖5 用于人工智能(AI)的存儲器LPDDR(圖片來源:SAMSUNG)

鑒于其低電壓的電源需求及高吞吐量的特性,如果要保障其持續(xù)運行在高算力的AI應(yīng)用場景下,高穩(wěn)定且對紋波噪聲高抑制能力的電源供應(yīng)是必要的保障,如果電源紋波噪聲抑制能力不夠,又會有什么影響呢?

1)對芯片數(shù)據(jù)與算法的影響:電源微小的紋波噪聲可能導(dǎo)致芯片數(shù)據(jù)失真或芯片算法錯誤,影響芯片算法的可靠性和準確性;

2)對功耗管理和能效優(yōu)化的影響:芯片系統(tǒng)通常需要大量的計算資源,功耗管理和能效優(yōu)化成為關(guān)鍵問題。紋波噪聲抑制力差直接影響電源的優(yōu)化,降低系統(tǒng)的能效;

3)對射頻信號處理穩(wěn)定性的影響:在處理射頻信號以實現(xiàn)通信或感知功能的應(yīng)用中,電源紋波噪聲直接影響通信質(zhì)量并可能導(dǎo)致感知錯誤。

1713934213807496.png

圖6 高性能芯片易受電源紋波噪聲的影響

PSRR該如何測量?

使用示波器對DUT電源輸入端與輸出端紋波做直接測試并繪制所需要的PSRR曲線即可。使用Mainstream系列低本底噪聲及高分辨率的示波器系統(tǒng)做準確測試,連接如下圖示:

1713934247476776.png

圖7 PSRR測試連接示意圖

■   通過示波器的AFG注入特定掃頻信號至線性注入器后引入到DUT;

■   通過示波器系統(tǒng)分別測試DUT電源輸入端輸出端紋波;

■   通過示波器PSRR功能實現(xiàn)PSRR值的計算、數(shù)據(jù)記錄及曲線繪制




關(guān)鍵詞: 泰克 電源芯片 PSRR 測量技巧

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉