新聞中心

EEPW首頁(yè) > 網(wǎng)絡(luò)與存儲(chǔ) > 業(yè)界動(dòng)態(tài) > 消息稱三星下代 400+ 層 V-NAND 2026 年推出,0a DRAM 采用 VCT 結(jié)構(gòu)

消息稱三星下代 400+ 層 V-NAND 2026 年推出,0a DRAM 采用 VCT 結(jié)構(gòu)

作者: 時(shí)間:2024-10-29 來(lái)源:IT之家 收藏

 10 月 29 日消息,《韓國(guó)經(jīng)濟(jì)日?qǐng)?bào)》當(dāng)?shù)貢r(shí)間昨日表示,根據(jù)其掌握的最新半導(dǎo)體路線圖,電子將于 2026 年推出的下代堆疊層數(shù)超過(guò) 400,而預(yù)計(jì)于 2027 年推出的 0a nm DRAM 則將采用 VCT 結(jié)構(gòu)。

本文引用地址:http://m.butianyuan.cn/article/202410/464112.htm

目前最先進(jìn)的 NAND 和 DRAM 工藝分別為第 9 代和 1b nm(12 納米級(jí))DRAM。

報(bào)道表示三星第 10 代(即下代)將被命名為 BV(Bonding Vertical) NAND,這是因?yàn)檫@代產(chǎn)品將調(diào)整 NAND 結(jié)構(gòu),從目前的 CoP 外圍上單元改為分別制造單元和外圍電路后垂直鍵合,整體思路與長(zhǎng)江 Xtacking、鎧俠-西部數(shù)據(jù) CBA 相似。

韓媒表示,這一改動(dòng)可防止 NAND 堆疊過(guò)程中對(duì)外圍電路結(jié)構(gòu)的破壞,還能實(shí)現(xiàn)較 CoP 方案高出 60% 的位密度;2027 年的 V11 NAND 層數(shù)進(jìn)一步增長(zhǎng),I/O 速率可提升 50%;未來(lái)有望實(shí)現(xiàn)千層堆疊。

而在 DRAM 內(nèi)存領(lǐng)域,韓媒表示三星電子將于 2025 年上半年推出 1c nm DRAM,2026 年推出 1d nm DRAM,而到 2027 年則將推出第一代 10nm 以下級(jí) 0a nm DRAM 內(nèi)存,整體同三星存儲(chǔ)器業(yè)務(wù)負(fù)責(zé)人李禎培此前展示的內(nèi)容相近。

報(bào)道認(rèn)為三星電子將在 0a nm 節(jié)點(diǎn)引入 VCT(IT之家注:垂直通道晶體管)技術(shù),構(gòu)建三維結(jié)構(gòu)的 DRAM 內(nèi)存,進(jìn)一步提升容量的同時(shí)減少臨近單元干擾。此前消息指,三星將于明年完成 4F2 VCT DRAM 原型開(kāi)發(fā)。




關(guān)鍵詞: 三星 存儲(chǔ) V-NAND

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉