USB2．0接口傳輸?shù)腇PGA控制與實(shí)現(xiàn)
加入技術(shù)交流群
2．2．3 應(yīng)用程序
應(yīng)用程序是系統(tǒng)與用戶的接口，設(shè)備驅(qū)動(dòng)程序提供應(yīng)用程序訪問底層硬件的接口。驅(qū)動(dòng)程序采用了CyPress公司的通用驅(qū)動(dòng)程序ezusb.-sys，完全能夠滿足本系統(tǒng)設(shè)計(jì)的要求。在驅(qū)動(dòng)程序被系統(tǒng)加載后，它的許多進(jìn)程處于Idle狀態(tài)，需要應(yīng)用程序去調(diào)用激活。應(yīng)用程序利用Win32 API直接調(diào)用驅(qū)動(dòng)程序，實(shí)現(xiàn)應(yīng)用程序和驅(qū)動(dòng)程序的信息交互。
應(yīng)用程序?qū)崿F(xiàn)了數(shù)據(jù)下載和數(shù)據(jù)上傳兩個(gè)功能，在Windows操作系統(tǒng)中，只需要通過調(diào)用幾條簡單的文件操作API函數(shù)，就可以實(shí)現(xiàn)與驅(qū)動(dòng)程序中USB設(shè)備通信。 Win32應(yīng)用程序調(diào)用WDM驅(qū)動(dòng)程序的Win32 API函數(shù)有5個(gè)：CreateFile(創(chuàng)建設(shè)備)函數(shù)；CloseFile(關(guān)閉設(shè)備)函數(shù)；ReadFile(從設(shè)備讀取數(shù)據(jù))函數(shù)；WriteFile(對(duì)設(shè)備寫入數(shù)據(jù))函數(shù)；DeviceContronl(設(shè)備控制)函數(shù)。對(duì)于DeviceloControl()函數(shù)的調(diào)用，驅(qū)動(dòng)程序根據(jù)I／O控制命令來決定該如何獲取應(yīng)用程序的緩沖區(qū)地址。
本設(shè)計(jì)就采用DeviceloControl函數(shù)來進(jìn)行應(yīng)用程序和WDM設(shè)備驅(qū)動(dòng)程序間的通信。以下是DevicelIoControl的聲明：
DeviceIoControl(
HANDLE hDevice；設(shè)備返回的句柄
DWORD dwIoControlCode；驅(qū)動(dòng)程序的控制命令
LPVOID lpInBuffer；應(yīng)用程序發(fā)給驅(qū)動(dòng)程序的緩沖區(qū)地址
DWORD nInBufferSize；應(yīng)用程序發(fā)給驅(qū)動(dòng)程序的緩沖區(qū)大小
LPVOID lpOutBuffer；驅(qū)動(dòng)發(fā)給應(yīng)用程序的緩沖區(qū)地址
DWORD lpOutBuffer；驅(qū)動(dòng)發(fā)給應(yīng)用程序的緩沖區(qū)大小
LPDWORD lpBytesReturned；存放驅(qū)動(dòng)程序?qū)嶋H返回字節(jié)數(shù)
LPOVERLAPPED lpOverlapped；同步時(shí)置為NULL)本文引用地址：http://m.butianyuan.cn/article/202550.htm
3 測(cè)試結(jié)果
3．1 PC下傳數(shù)據(jù)
FPGA采用系統(tǒng)時(shí)鐘為50 M，為便于計(jì)算傳輸效率和傳輸可靠性，在應(yīng)用程序中加載計(jì)時(shí)函數(shù)，下傳數(shù)據(jù)每次發(fā)送100M，發(fā)送數(shù)據(jù)為位寬8 b的循環(huán)遞增數(shù)列，結(jié)果顯示下傳數(shù)據(jù)最大速率為42．1 MB／s，在FPGA中用嵌入式邏輯分析儀查看接收的數(shù)據(jù)，如圖4所示。每個(gè)u_slrd讀脈沖，FPGA讀取一個(gè)16 b數(shù)據(jù)，由于發(fā)送時(shí)是按照8 b發(fā)送，接收數(shù)據(jù)是16 b，所以每次接收到的16位數(shù)據(jù)，是2個(gè)8位數(shù)的組合。從圖4中可以看出FPGA接收數(shù)據(jù)準(zhǔn)確，無丟失數(shù)據(jù)的情況。
3．2 PC接收數(shù)據(jù)
在接收數(shù)據(jù)時(shí)，同理，應(yīng)用程序每次接收100 M，將讀取的數(shù)據(jù)以文件bin的形式存儲(chǔ)在應(yīng)用程序工程目錄下，結(jié)果顯示bin文件中數(shù)據(jù)準(zhǔn)確。測(cè)得最大傳輸結(jié)果為 38.4MB／s，利用FPGA嵌入式邏輯分析儀分析結(jié)果如圖5所示，每個(gè)u_slwr讀脈沖，F(xiàn)PGA發(fā)送一個(gè)16 b數(shù)據(jù)。
4 結(jié)束語
本系統(tǒng)通過FPGA控制USB2．O控制器CY7C68013達(dá)到高速數(shù)據(jù)傳輸?shù)哪康?，具有硬件結(jié)構(gòu)簡單、軟件擴(kuò)展性強(qiáng)、傳輸數(shù)據(jù)準(zhǔn)確性高等特點(diǎn)，目前下傳和上傳速度分別為42．1MB／s和38．4 MB／s，完全可以應(yīng)用于高速數(shù)據(jù)采集、高速數(shù)據(jù)通信、數(shù)字?jǐn)z像設(shè)備及存儲(chǔ)設(shè)備等。
評(píng)論