某型計算輸出機(jī)試驗臺的設(shè)計

0 引言
計算輸出機(jī)試驗臺在現(xiàn)有的通用計算機(jī)的基礎(chǔ)上，利用它的ISA擴(kuò)展槽，進(jìn)行了電路的設(shè)計。同時進(jìn)行了相應(yīng)的軟件調(diào)試，來模擬計算主機(jī)。
試驗臺的主要功能是給計算輸出機(jī)送出所需角速度α1、β1、α2、β2、α3、β3等數(shù)字信號，同時能對輸出機(jī)進(jìn)行各項檢查以及各個模擬電壓量在工作范圍內(nèi)進(jìn)行平穩(wěn)性檢測。

1 設(shè)計原理
任何一個微處理器都要與一定數(shù)量的部件和外圍設(shè)備連接，但如果將各部件和每一種外圍設(shè)備都分別用一組線路與CPU直接連接，那么連線將會錯綜復(fù)雜，甚至難以實現(xiàn)。為了簡化硬件電路設(shè)計、簡化系統(tǒng)結(jié)構(gòu)，常用一組線路，配置以適當(dāng)?shù)慕涌陔娐?，與各部件和外圍設(shè)備連接，這組共用的連接線路被稱為總線。采用總線結(jié)構(gòu)便于部件和設(shè)備的擴(kuò)充，尤其制定了統(tǒng)一的總線標(biāo)準(zhǔn)則容易使不同設(shè)備間實現(xiàn)互連。微機(jī)中總線一般有內(nèi)部總線、系統(tǒng)總線和外部總線。內(nèi)部總線是微機(jī)內(nèi)部各外圍芯片與處理器之間的總線，用于芯片一級的互連；而系統(tǒng)總線是微機(jī)中各插件板與系統(tǒng)板之間的總線，用于插件板一級的互連；外部總線則是微機(jī)和外部設(shè)備之間的總線，微機(jī)作為一種設(shè)備，通過該總線和其他設(shè)備進(jìn)行信息與數(shù)據(jù)交換，它用于設(shè)備一級的互連。
另外，從廣義上說，計算機(jī)通信方式可以分為并行通信和串行通信，相應(yīng)的通信總線被稱為并行總線和串行總線。并行通信速度快、實時性好，但由于占用的口線多，不適于小型化產(chǎn)品；而串行通信速率雖低，但在數(shù)據(jù)通信吞吐量不是很大的微處理電路中則顯得更加簡易、方便、靈活。串行通信一般可分為異步模式和同步模式。隨著微電子技術(shù)和計算機(jī)技術(shù)的發(fā)展，總線技術(shù)也在不斷地發(fā)展和完善，而使計算機(jī)總線技術(shù)種類繁多，各具特色。系統(tǒng)ISA(industrial standard architecture)總線標(biāo)準(zhǔn)是IBM公司1984年為推出PC／AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫AT總線。它是對XT總線的擴(kuò)展，以適應(yīng)8／16位數(shù)據(jù)總線要求。它在80286至80486時代應(yīng)用非常廣泛，以至于現(xiàn)在奔騰機(jī)中還保留有ISA總線插槽。ISA總線有98只引腳。

2 硬件設(shè)計
設(shè)計內(nèi)容包括接口電路設(shè)計，標(biāo)志邏輯電路設(shè)計，定時計數(shù)電路設(shè)計。
該電路由靜態(tài)存儲器HM6264，總線接受器74HCT244，總線收發(fā)器74HCT245，差分驅(qū)動芯片96F174、96F175，鎖存器74HCT373，可編程邏輯門陣列GAL20V8，可編程定時計數(shù)器8253組成。
2．1 接口電路設(shè)計
存儲器選擇靜態(tài)存儲器HM6264，容量8 K字節(jié)，數(shù)據(jù)寬度8位，占用地址線13根、數(shù)據(jù)線8根、控制總線2根、地址譯碼1根信號線。
設(shè)計原理的要求，選擇具備輸出三態(tài)信號的輸出器，作為與存儲器6264的接口芯片。主控制的接口芯片選用總線接受器74HCT244，總線收發(fā)器74HCT245，根據(jù)總體設(shè)計的要求，輸出控制與共享存儲器采用差分總線的方式來連接，芯片選用具備三態(tài)輸出的差分驅(qū)動芯片96F174、96F175將數(shù)據(jù)線、地址線、控制信號等接至6264(見圖1)。

2．2 標(biāo)志邏輯電路設(shè)計
通用陣列邏輯GAL(Generic Array Logic)是采用先進(jìn)的E2CoMC工藝制造的大規(guī)模專用數(shù)字集成電路，是專用集成電路ASIC的一個重要開支。GAL器件具有高速、低耗、用戶可反復(fù)編程及結(jié)構(gòu)靈活等特點，是一種新型的數(shù)字邏輯器件。