電路組裝技術(shù)的無源封裝

隨著工業(yè)和消費(fèi)類電子產(chǎn)品市場對(duì)電子設(shè)備小型化、高性能、高可靠性、安全性和電磁兼容性的需求，對(duì)電子電路性能不斷提出新的要求，從20世紀(jì)90年代以來，冶式元件進(jìn)一步向小型化、多層化、大容量化、耐高壓和高性能方向發(fā)展，同時(shí)隨著SMT在所有電子設(shè)備中的推廣應(yīng)用，世界范圍片式元件的使用量迅速增加，現(xiàn)在年消耗片式元件達(dá)到1兆只，無源元件對(duì)IC的比率一般大于20.由于需要如此大量的分立元件，所以分立元件支配最終PCB組件的尺寸；另外，片式無源元件用量的劇增使貼裝工藝中的瓶頸經(jīng)片式元件的貼裝更難解決，導(dǎo)致生產(chǎn)線失去平衡，設(shè)備利用率下降，成本提高，同時(shí)片式元件供給時(shí)間占用生產(chǎn)線時(shí)間的30％，嚴(yán)重影響生產(chǎn)量的提高。解決這些問題的有效辦法就是。實(shí)現(xiàn)無源元件的集成。
　　集成無源元件有以下幾種封裝形式：
　　陣列：將許多一種類型的無源元件集成在一起，以面陣列端子形式封裝；
　　網(wǎng)絡(luò)：將許多混合電阻和電容集成在一起，以周邊端子形式封裝；
　　混合：將一些無源元件和有源器件混合集成進(jìn)行封裝；
　　嵌入：將無源元件嵌入集成在PCB或其它基板中；
　　集成混合：所集成的無源元件封裝在QFP或TSOP格式中。
　　這些無源封裝的推廣應(yīng)用，可以有效地解決貼裝：瓶頸，改善SMT生產(chǎn)線平衡，降低成本，提高產(chǎn)量，提高組裝密度。
　　先進(jìn)板級(jí)電路組裝工藝技術(shù)的發(fā)展
　　電路組裝技術(shù)的發(fā)展在很大程度上受組裝工藝的制約同，如果沒有先進(jìn)組裝工藝，先進(jìn)封裝難以推廣應(yīng)用，所以先進(jìn)封裝的出現(xiàn)，必然會(huì)對(duì)組裝工藝提出新的要求。一般來說，BGA、CSP和MCM完全能采用標(biāo)準(zhǔn)的表面組裝設(shè)備工藝進(jìn)行組裝，只是由于封袋端子面陣列小型化而對(duì)組裝工藝提出了更嚴(yán)格的要求，從而促進(jìn)了SMT組裝設(shè)備和工藝的發(fā)展。