三相正弦波逆變器瞬態(tài)的共同導通問題設計方案（二）

解決方案

　　綜上所述，需要采取措施消除由于C.dv/dt造成的誤導通。其基本方法為：盡可能地采用Crss/Ciss比值小的MOSFET；降低Rt. （Cgdd+Cgs）時間常數(shù)，即減小Rt的阻值；減緩MOS-FET漏極電壓的上升速率；采用負極性電壓維持MOSFET的關斷，將C.dv/dt所產(chǎn)生的電壓尖峰施加負的初始電壓，使其峰值不超過MOSFET的導通閾值電壓Vth.

　　采用Crss/Ciss比值小的MOSFET

　　實際上，早期MOSFET的Cgd/（Cgd+Cgs）的比值往往小于Vth/Vm的比值，如400V/10A的IRF740，其Cgd為 120pF；Cgs為1400pF；Cgd/（Cgd+Cgs）為0.0789，這個數(shù)值遠高于IRF740的3.5V的導通閾值電壓與180~200V 峰值漏極電壓變化值的比值。因此在驅(qū)動速度極快時，引起IRF740誤導通的柵極電壓最高可以達到約14V.如果不加以限制，誤導通將是必然的。

　　如果選用近幾年問世的低柵極電荷的MOSFET，這種情況將大大改善，如ST的STP12NM50的Cgd為20pF，Cgs為 lOOOpF，Cgd/（Cgd+Cgs）為0.0196，約為Vth/Vm，即使在快速驅(qū)動條件下也不會產(chǎn)生誤導通現(xiàn)象。因此，選擇性能優(yōu)異的 MOSFET是第一選擇。

　　也可以采用加大MOSFET柵一源間外加電容的方式減小Crss/Ciss比值，但是這樣將降低MOSFET的開關速度，增加開關損耗。這種方式僅限于早期的MOSFET橋式變換器的應用，從提高變換器效率角度考慮，一般不推薦采用。

　　采用高導通電壓閾值的MOSFET和雙極性電壓驅(qū)動

　　提高MOSFET的導通電壓閾值也是抑制或消除MOSFET誤導通的一個好辦法。如果將常溫導通閾值電壓從3.SV提高到4~4.5V，則MOSFET誤導通的可能性就會大大降低。對于耐壓在400V以上的MOSFET，比較高的導通閾值電壓一般不會引起MOSFET損耗的增加。

　　在功率較大的橋式變換器的應用中經(jīng)常采用雙極性電壓驅(qū)動，即在MOSFET關斷期間，MOSFET柵極一源極電壓保持在負極性電壓值。這樣，MOSFET 誤導通就從原來MOSFET本身的導通閾值電壓變?yōu)閷ㄩ撝惦妷杭迂撈秒妷骸＠?，采?15V關斷電壓值，則令MOSFET誤導通的電壓至少要達到 18.5V，這是幾乎不可能達到的干擾電壓值。下圖所示的實測柵極電壓波形證實了這一點。

　　從圖中可以看到，上圖形中的誤導通電壓值接近4.5V，已經(jīng)超過MOSFET的導通電壓閾值，出現(xiàn)瞬態(tài)共同導通現(xiàn)象。在圖波形中，僅有不到1V的電壓尖峰，甚至可以完全消除這個尖峰。其原因是低驅(qū)動回路阻抗與負電壓的共同作用強有力地抑制了柵一源極間的dv/dt和電壓幅值。

　　因此，即使采用-5V甚至-2V的關斷偏置電壓，也可以確保消除瞬態(tài)共同導通想像。

　　這種解決方案的缺點是電路相對復雜，電路成本略高于其他解決方案。但是這種解決方案是最有效的。