基于閃存的FPGA添臂力　便攜式醫(yī)療設(shè)備可靠度大增

便攜式醫(yī)療產(chǎn)品逐漸獲得市場(chǎng)青睞，如何開發(fā)出更小尺寸、更低功耗與高可靠度的產(chǎn)品已成為產(chǎn)品設(shè)計(jì)人員首要課題。產(chǎn)品設(shè)計(jì)人員透過高效能的Flash-based FPGA元件，將可實(shí)現(xiàn)微型化、高安全性與低功耗等特性，進(jìn)而擴(kuò)大便攜式醫(yī)療設(shè)備應(yīng)用市場(chǎng)商機(jī)。

　　便攜式醫(yī)療設(shè)備的系統(tǒng)設(shè)計(jì)工程師正面臨到許多問題，其中包括縮小體積、增加功能性和延長(zhǎng)可植入人體設(shè)備所用電池的壽命，同時(shí)還要藉由最佳的可靠性和功效來確保設(shè)備安全無虞。另外，在放射治療環(huán)境中使用的設(shè)備，易因電離輻射而產(chǎn)生單事件翻轉(zhuǎn)（SEU），工程師也須將此一影響納入設(shè)計(jì)考量，因?yàn)檫@些挑戰(zhàn)皆可能會(huì)導(dǎo)致使用者在操作上出現(xiàn)危險(xiǎn)狀況。

　　本文將介紹現(xiàn)今微型化醫(yī)療設(shè)備所面臨的技術(shù)挑戰(zhàn)與因應(yīng)之道，提供醫(yī)療設(shè)備產(chǎn)品開發(fā)人員以高效能FPGA為基礎(chǔ)的解決方案，藉此打造低功耗、高可靠度的產(chǎn)品。

　　高整合度FPGA助力　醫(yī)療設(shè)備大吹微型風(fēng)

　　微型化已成為醫(yī)療設(shè)備市場(chǎng)主要成長(zhǎng)驅(qū)動(dòng)力，如植入式心臟整流除顫器（ICD）和心律管理（CRM）等產(chǎn)品，都已邁入微型化設(shè)計(jì)。不只如此，產(chǎn)品開發(fā)人員透過縮小設(shè)備體積，讓產(chǎn)品使用較小的電池，同時(shí)改善產(chǎn)品功耗。

　　圖1是Given Imaging采用微型化技術(shù)所開發(fā)出的Pillcam無線內(nèi)視鏡成像膠囊，此一產(chǎn)品因采用客制化RF收發(fā)器而縮小了電池的體積，因?yàn)樗屇z囊的功耗低于7.5毫瓦（mW），同時(shí)還可以在8小時(shí)的工作過程中每秒傳送多達(dá)十四個(gè)圖像。

　　圖1 Pillcam無線內(nèi)視鏡成像膠囊示意圖

　　除客制化RF收發(fā)器外，現(xiàn)場(chǎng)可編程門陣列（FPGA）元件也是讓醫(yī)療設(shè)備微型化的重要因素。過去傳統(tǒng)的設(shè)計(jì)工程師一直都是以微控制器（MCU）、特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品（ASSP）芯片和小型可編程邏輯元件，開發(fā)用于便攜式醫(yī)療設(shè)備的人機(jī)界面（HMI）和微型馬達(dá)控制器，這種方法不僅難以縮小設(shè)備的體積，也不適用于優(yōu)化十分重要的傳感器和致動(dòng)器的通道數(shù)目。反觀，以FPGA為基礎(chǔ)的解決方案則非常適合在較小的封裝體積中加入更多的功能性，滿足那些要求外形尺寸小的設(shè)備設(shè)計(jì)需求；同時(shí)它們還提供可讓用戶升級(jí)設(shè)計(jì)的附加優(yōu)勢(shì)，因而能夠支援新的標(biāo)準(zhǔn)或提供更多的功能性。

　　與替代解決方案相比，F(xiàn)PGA元件還有助于降低功耗。例如便攜式醫(yī)療設(shè)備中的液晶顯示（LCD）面板功耗占掉應(yīng)用設(shè)備功耗預(yù)算的一半，解決之道就是進(jìn)行系統(tǒng)設(shè)計(jì)，盡可能地將LCD和控制邏輯置于功耗節(jié)省模式，以大幅降低電池的耗電量。由于ASSP并未考慮到醫(yī)療市場(chǎng)的實(shí)際需求，所以產(chǎn)品開發(fā)人員要以 ASSP開發(fā)這些設(shè)計(jì)是有其困難度，若利用具備可編程特性的FPGA開發(fā)低功耗設(shè)計(jì)則較為簡(jiǎn)單。

　　此外，產(chǎn)品開發(fā)人員也可采用空間使用效率高的半導(dǎo)體封裝技術(shù)來縮小設(shè)備的體積，例如芯片直接封裝（Chip on Board， COB）組裝、芯片堆疊（Chip on Chip， CoC）以及先進(jìn)的叁維（3D）封裝。這些封裝技術(shù)可將心律管理設(shè)備的整體電路空間減少多達(dá)80%；其中，最有效的技術(shù)之一就是芯片堆疊方法，它可縮短互連的長(zhǎng)度和降低電阻，同時(shí)還可提高良率。

　　芯片堆疊可讓設(shè)計(jì)工程師將多種晶圓處理技術(shù)組合在小小的體積中，同時(shí)改善測(cè)試存取點(diǎn)。在下一代堆疊芯片解決方案方面，薄型互連封裝堆疊（Thin Interconnected Package Stack， TIPS）專案已有顯著的進(jìn)展，這個(gè)專案是由奈米電子研究機(jī)構(gòu)IMEC與企業(yè)和社會(huì)組織合作投資開發(fā)的，TIPS專案提供了降低元件高度、縮短長(zhǎng)寬尺寸，同時(shí)還具備單模組優(yōu)勢(shì)的封裝方法。

　　防范駭客篡改資料　閃存FPGA立大功

　　現(xiàn)今新一代的FPGA元件還提供重要的安全特性，以確保醫(yī)療設(shè)備可進(jìn)行合法的升級(jí)。由于便攜式醫(yī)療設(shè)備常處于被竊、偽造、售后市場(chǎng)篡改和過度生產(chǎn) （Overbuilding）的風(fēng)險(xiǎn)中，這些風(fēng)險(xiǎn)中的每一項(xiàng)都會(huì)給醫(yī)療設(shè)備市場(chǎng)帶來嚴(yán)重的后果。例如若是將錯(cuò)誤的軟體下載到胰島素泵中，或在設(shè)計(jì)中用到了仿冒