新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于聲卡的QPSK信號(hào)的實(shí)時(shí)軟解調(diào)

基于聲卡的QPSK信號(hào)的實(shí)時(shí)軟解調(diào)

作者: 時(shí)間:2013-09-22 來源:網(wǎng)絡(luò) 收藏

近幾年來,PC機(jī)的各項(xiàng)技術(shù)得到了迅速發(fā)展,CPU的計(jì)算速度、內(nèi)存容量都大幅度提高,其數(shù)字信號(hào)處理能力已經(jīng)完全可以滿足對(duì)常規(guī)通信信號(hào)的實(shí)時(shí)解調(diào)。將調(diào)制解調(diào)器設(shè)計(jì)在上而不是DSP芯片上,有很多好處:首先,廉價(jià)易得,充分利用卡上的line in、mic in、line out、spk out等端口,可以實(shí)現(xiàn)多路信號(hào)的實(shí)時(shí)解調(diào),一卡多用;其次,優(yōu)化后的解調(diào)軟件占用CPU的時(shí)間很少,可以在接收數(shù)據(jù)的同時(shí)從事其他工作;第三,不受存儲(chǔ)空間的限制,用高級(jí)語言編程,設(shè)計(jì)周期短。另外,這種設(shè)計(jì)方案與硬件平臺(tái)無關(guān),軟件升級(jí)周期短。本文正是基于這種思想,拋開DSP器件,以PC機(jī)為硬件平臺(tái),實(shí)現(xiàn)對(duì)的實(shí)時(shí)解調(diào),系統(tǒng)框圖如圖1所示。

  

基于聲卡的QPSK信號(hào)的實(shí)時(shí)軟解調(diào)

  圖1中,接收機(jī)輸出的基帶信號(hào)經(jīng)PC機(jī)采樣后得到離散化的數(shù)字序列。對(duì)信號(hào)的采樣可調(diào)用Windows的API函數(shù)對(duì)聲卡進(jìn)行控制,包括采樣頻率、緩存大小、每次讀入的字節(jié)數(shù)等,具體實(shí)現(xiàn)可參看相關(guān)資料,本文不再贅述。圖1中的解調(diào)軟件部分是本文討論的重點(diǎn),它完成對(duì)信號(hào)的數(shù)字化實(shí)時(shí)解調(diào)功能,其數(shù)字化解調(diào)原理如圖2所示。

  

基于聲卡的QPSK信號(hào)的實(shí)時(shí)軟解調(diào)

  軟件AGC

  軟件AGC用于跟蹤信號(hào)外包絡(luò)變化實(shí)現(xiàn)對(duì)衰落的補(bǔ)償。本文采用圖3所示對(duì)數(shù)AGC。

  

基于聲卡的QPSK信號(hào)的實(shí)時(shí)軟解調(diào)

  圖3中的對(duì)數(shù)AGC用軟件實(shí)現(xiàn)時(shí),A(n)的計(jì)算采用下式。

  log{A(n+1)}=log{A(n)}+α[log{R}-log{|A(n)x(n)|}]

  圖中,x(n)是軟件AGC的輸入信號(hào),y(n)是輸出信號(hào);A(n)是AGC的增益控制變量;α和R為常量,取值根據(jù)設(shè)計(jì)要求在補(bǔ)償速度和穩(wěn)定性之間取折中,當(dāng)要求補(bǔ)償速度迅速時(shí),取較大的值,反之,取較小的值。

  DFPLL載波頻率恢復(fù)

  在位同步點(diǎn)附近,存在信號(hào)的碼間串?dāng)_問題。DFPLL的基本思想就是,對(duì)于每個(gè)碼元,利用位同步附近的采樣點(diǎn)計(jì)算碼元的相位,并根據(jù)基帶信號(hào)碼元的相位特點(diǎn),計(jì)算出參考載波與信號(hào)載波的差值,利用此差值調(diào)整VCO的相位,進(jìn)行載波恢復(fù)。


上一頁 1 2 3 4 下一頁

關(guān)鍵詞: 聲卡 QPSK信號(hào) 實(shí)時(shí)軟解調(diào)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉