雙DSP柔性處理系統(tǒng)研究

作者：時(shí)間：2013-09-22 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢

arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; webkit-text-size-adjust: auto; webkit-text-stroke-width: 0px">　　3.1 圖像采集與預(yù)處理模塊

　　本系統(tǒng)中的多路選擇器件選用CD4052芯片。它能根據(jù)不同的工作場(chǎng)合來切換紅外/可見光視頻輸入;視頻預(yù)處理電路采用AD817進(jìn)行視頻信號(hào)的放大，以得到更清晰的信號(hào)來進(jìn)行視頻處理;A/D芯片選用AD公司的AD9225，輸出的8bit數(shù)字視頻信號(hào)送入74LS245進(jìn)行數(shù)據(jù)鎖存。

　　3.2 同步分離模塊

　　系統(tǒng)采用一款專門的視頻同步分離器LM1881來從標(biāo)準(zhǔn)的負(fù)同步NTSC(PAL或SECAM)視頻信號(hào)中分離出有效的行/場(chǎng)同步信號(hào)，并將其送入FPGA以產(chǎn)生系統(tǒng)的各級(jí)邏輯控制輸出。

　　3.3 FPGA邏輯控制模塊

　　由于系統(tǒng)中各個(gè)芯片的功能相對(duì)獨(dú)立，要協(xié)調(diào)這些芯片的運(yùn)作就需要一片起控制邏輯作用的可編程芯片，為此，筆者選用了ALTERAL公司的EPF10K30A，該芯片有246個(gè)用戶I/O口、30000個(gè)典型門、216個(gè)邏輯陣列塊、1728個(gè)邏輯單元不僅能滿足系統(tǒng)的控制要求，而且也可以為將來系統(tǒng)的功能擴(kuò)展提供控制邏輯。在這個(gè)光電跟蹤系統(tǒng)中，F(xiàn)PGA主要用來完成如下幾方面的工作：

　　(1)生成A/D采樣控制時(shí)鐘，實(shí)現(xiàn)模擬視頻的正確采樣;

　　(2)提供字符圖形存儲(chǔ)器地址及片選/讀控制信號(hào)，并在場(chǎng)正程到來時(shí)，控制圖形數(shù)據(jù)的讀出;

　　(3)提供視頻數(shù)據(jù)緩存器地址及片選/寫控制信號(hào)，控制視頻數(shù)據(jù)的連續(xù)寫入;

　　(4)產(chǎn)生外部中斷4至雙DSP，當(dāng)數(shù)據(jù)寫滿視頻圖像高速緩存預(yù)定空間時(shí)，控制主從DSP以將數(shù)據(jù)塊快速搬移至片內(nèi)2級(jí)緩存;

　　(5)產(chǎn)生外部中斷7至主DSP，并在每個(gè)場(chǎng)逆程時(shí)刻來到時(shí)，控制主DSP擦、寫字符圖形存儲(chǔ)器數(shù)據(jù);

　　(6)產(chǎn)生一并/串轉(zhuǎn)換電路，以將并行讀入的字符圖形數(shù)據(jù)串行移位輸出至圖形疊加電路，從而實(shí)現(xiàn)“+”、“□”圖形在視頻圖像上的疊加。

　　其FPGA內(nèi)部結(jié)構(gòu)框圖如圖3所示。