時域時鐘抖動分析(上)

　　SNRJitter[dBc]=-20×log(2π×fIN×tJitter) (2)

　　正如我們預(yù)計的那樣，利用固定數(shù)量的時鐘抖動，SNR 隨輸入頻率上升而下降。圖 4 描述了這種現(xiàn)象，其顯示了 400 fs 固定時鐘抖動時一個 14 位管線式轉(zhuǎn)換器的 SNR。如果輸入頻率增加十倍，例如：從 10MHz 增加到 100MHz，則時鐘抖動帶來的最大實際 SNR 降低 20dB。

　　如前所述，限制 ADC SNR 的另一個主要因素是 ADC 的熱噪聲，其不隨輸入頻率變化。一個 14 位管線式轉(zhuǎn)換器一般有 ~70 到 74 dB 的熱噪聲，如圖 4 所示。我們可以在產(chǎn)品說明書中找到 ADC 的熱噪聲，其相當(dāng)于最低指定輸入頻率(本例中為 10MHz)的 SNR，其中時鐘抖動還不是一個因素。

讓我們來對一個具有 400 fs 抖動時鐘電路和 ~73 dB 熱噪聲的 14 位 ADC 進(jìn)行分析。低輸入頻率(例如：10MHz 等)下，該 ADC 的 SNR 主要由其熱噪聲定義。由于輸入頻率增加，400-fs 時鐘抖動越來越占據(jù)主導(dǎo)，直到 ~300 MHz 時完全接管。盡管相比 10MHz 的 SNR，100MHz 輸入頻率下時鐘抖動帶來的 SNR 每十倍頻降低 20dB，但是總 SNR 僅降低 ~3.5 dB(降至 69.5dB)，因為存在 73-dB 熱噪聲(請參見圖 5)：

　　現(xiàn)在，很明顯，如果 ADC 的熱噪聲增加，對高輸入頻率采樣時時鐘抖動便非常重要。例如，一個 16 位 ADC 具有 ~77 到 80 dB 的熱噪聲層。根據(jù)圖 4 所示曲線圖，為了最小化 100MHz 輸入頻率 SNR 的時鐘抖動影響，時鐘抖動需為大約 150 fs 或更高。

　　確定采樣時鐘抖動

　　如前所述，采樣時鐘抖動由時鐘的計時不準(zhǔn)(相位噪聲)和 ADC 的窗口抖動組成。這兩個部分結(jié)合組成如下：

　　我們在產(chǎn)品說明書中可以找到 ADC 的孔徑口抖動 (aperture jitter)。這一值一般與時鐘振幅或轉(zhuǎn)換速率一起指定，記住這一點很重要。低時鐘振幅帶來低轉(zhuǎn)換速率，從而增加窗口抖動。