新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > CMOS集成電路設(shè)計(jì)(三):CMOS設(shè)計(jì)注意事項(xiàng)

CMOS集成電路設(shè)計(jì)(三):CMOS設(shè)計(jì)注意事項(xiàng)

作者: 時(shí)間:2013-06-16 來(lái)源:網(wǎng)絡(luò) 收藏
(1)使用TTL注意事項(xiàng)

 ?、賂TL的電源電壓不能高于+5.5V使用,不能將電源與地顛倒錯(cuò)接,否則將會(huì)因?yàn)檫^(guò)大電流而造成器件損壞。

  ②電路的各輸入端不能直接與高于+5.5V和低于-0.5V的低內(nèi)阻電源連接,因?yàn)榈蛢?nèi)阻電源能提供較大的電流,導(dǎo)致器件過(guò)熱而燒壞。

  ③除三態(tài)和集電極開路的電路外,輸出端不允許并聯(lián)使用。如果將 圖T306雙列直插集電極開路的門電路輸出端并聯(lián)使用而使電路具有線與功能時(shí),應(yīng)在其輸出端加一個(gè)預(yù)先計(jì)算好的上拉負(fù)載電阻到VCC端。

 ?、茌敵龆瞬辉试S與電源或地短路。否則可能造成器件損壞。但可以通過(guò)電阻與地相連,提高輸出電平。

 ?、菰陔娫唇油〞r(shí),不要移動(dòng)或插入,因?yàn)殡娏鞯臎_擊可能會(huì)造成其永久性損壞。

 ?、薅嘤嗟妮斎攵俗詈貌灰獞铱铡km然懸空相當(dāng)于高電平,并不影響與非門的邏輯功能,但懸空容易受干擾,有時(shí)會(huì)造成電路的誤動(dòng)作,在時(shí)序電路中表現(xiàn)更為明顯。因此,多余輸入端一般不采用懸空辦法,而是根據(jù)需要處理。例如:與門、與非門的多余輸入端可直接接到VCC上;也可將不同的輸入端通過(guò)一個(gè)公用電阻(幾千歐)連到VCC上;或?qū)⒍嘤嗟妮斎攵撕褪褂枚瞬⒙?lián)。不用的或門和或非門等器件的所有輸入端接地,也可將它們的輸出端連到不使用的與門輸入端上。如圖T307所示。

CMOS集成電路設(shè)計(jì)(三):CMOS設(shè)計(jì)注意事項(xiàng)  

  對(duì)觸發(fā)器來(lái)說(shuō),不使用的輸入端不能懸空,應(yīng)根據(jù)邏輯功能接人電平。輸入端連線應(yīng)盡量短,這樣可以縮短時(shí)序電路中時(shí)鐘信號(hào)沿傳輸線的延遲時(shí)間。一般不允許將觸發(fā)器的輸出直接驅(qū)動(dòng)指示燈、電感負(fù)載、長(zhǎng)線傳輸,需要時(shí)必須加緩沖門。
(2)使用電路的注意事項(xiàng)

  集成電路由于輸入電阻很高,因此極易接受靜電電荷。為了防止產(chǎn)生靜電擊穿,生產(chǎn)時(shí),在輸入端都要加上標(biāo)準(zhǔn)保護(hù)電路,但這并不能保證絕對(duì)安全,因此使用CMOS集成電路時(shí),必須采取以下預(yù)防措施。

 ?、俅娣臗MOS集成電路時(shí)要屏蔽,一般放在金屬容器中,也可以用金屬箔將引腳短路。

 ?、贑MOS集成電路可以在很寬的電源電壓范圍內(nèi)提供正常的邏輯功能,但電源的上限電壓(即使是瞬態(tài)電壓)不得超過(guò)電路允許極限值、…電源的下限電壓(即使是瞬態(tài)電壓)不得低于

  系統(tǒng)工作所必需的電源電壓最低值Vmin,更不得低于VSS。

 ?、酆附覥MOS集成電路時(shí),一般用20W內(nèi)熱式電烙鐵,而且烙鐵要有良好的接地線。也可以利用電烙鐵斷電后的余熱快速焊接。禁止在電路通電的情況下焊接。

 ?、転榱朔乐馆斎攵吮Wo(hù)二極管因正向偏置而引起損壞,輸入電壓必須處在VDD 和VSS之間,即VSS<u1<VDD。

 ?、菡{(diào)試CMOS電路時(shí),如果信號(hào)電源和電路板用兩組電源,則剛開機(jī)時(shí)應(yīng)先接通電路板電源,后開信號(hào)源電源。關(guān)機(jī)時(shí)則應(yīng)先關(guān)信號(hào)源電源,后斷電路板電源。即在CMOS本身還沒有接通電源的情況下,不允許有輸入信號(hào)輸入。

  調(diào)試CMOS電路時(shí),如果信號(hào)電源和電路板用兩組電源,則剛開機(jī)時(shí)應(yīng)先接通電路板電源,后開信號(hào)源電源

 ?、?多余輸入端絕對(duì)不能懸空。否則不但容易受外界噪聲干擾,而且輸入電位不定,破壞了正常的邏輯關(guān)系,也消耗不少的功率。因此,應(yīng)根據(jù)電路的邏輯功能需要分別情況加以處理。例如:與門和與非門的多余輸入端應(yīng)接到VDD或高電平;或門和或非門的多余輸入端應(yīng)接到VSS或低電平;如果電路的工作速度不高,不需要特別考慮功耗時(shí),也可以將多余的輸入端和使用端并聯(lián)。如圖T308所示。
以上所說(shuō)的多余輸入端,包括沒有被使用但已接通電源的CMOS電路所有輸入端。例如,一片集成電路上有4個(gè)與門,電路中只用其中一個(gè),其它三個(gè)門的所有輸入端必須按多余輸入端處理。

 ?、咻斎攵诉B接長(zhǎng)線時(shí),由于分布電容和分布電感的影響,容易構(gòu)成LC振蕩,可能使輸入保護(hù)二極管損壞,因此必須在輸入端串接一個(gè)10~20kΩ的保護(hù)電阻R,如圖T309所示。

 輸入端連接長(zhǎng)線時(shí),由于分布電容和分布電感的影響,容易構(gòu)成LC振蕩,可能使輸入保護(hù)二極管損壞 

 ?、郈MOS電路裝在印刷電路板上時(shí),印刷電路板上總有輸入端,當(dāng)電路從機(jī)器中拔出時(shí),輸入端必然出現(xiàn)懸空,所以應(yīng)在各輸入端上接入限流保護(hù)電阻,如圖T309所示。如果要在印刷電路板上安裝CMOS集成電路,則必須在與它有關(guān)的其它元件安裝之后再裝CMOS電路,避免CMOS器件輸入端懸空。

  ⑨插拔電路板電源插頭時(shí),應(yīng)該注意先切斷電源,防止在插拔過(guò)程中燒壞CMOS的輸入端保護(hù)二極管。

上拉電阻相關(guān)文章:上拉電阻原理


關(guān)鍵詞: CMOS 集成電路

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉