新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 通用陣列邏輯GAL器件優(yōu)缺點(diǎn)分析

通用陣列邏輯GAL器件優(yōu)缺點(diǎn)分析

作者: 時(shí)間:2013-05-13 來源:網(wǎng)絡(luò) 收藏
1.的優(yōu)點(diǎn)

  GAL是繼PAL之后具有較高性能的PLD,和 PAL相比,具有以下優(yōu)點(diǎn):

 ?。?) 有較高的通用性和靈活性:它的每個(gè)邏輯宏單元可以根據(jù)需要任意組態(tài),既可實(shí)現(xiàn)組合電路,又可實(shí)現(xiàn)時(shí)序電路。

 ?。?) 利用率高:GAL采用電可擦除CMOS技術(shù),可以用電壓信號(hào)擦除并可重新編程。因此,可反復(fù)使用。

  (3) 高性能的E2COMS工藝:使GAL的高速度、低功耗,編程數(shù)據(jù)可保存20年以上。

  2.的缺點(diǎn)

 ?。?)時(shí)鐘必須共用;

 ?。?)或的乘積項(xiàng)最多只有8個(gè);

 ?。?)的規(guī)模小,達(dá)不到在單片內(nèi)集成一個(gè)數(shù)字系統(tǒng)的要求;

 ?。?)盡管GAL器件有加密的功能,但隨著解密技術(shù)的發(fā)展,對(duì)于這種陣列規(guī)模小的可編程邏輯器件解密已不是難題。

  注意:EPLD、FPGA等高密度可編程邏輯器件出現(xiàn)后,上述缺點(diǎn)都得到克服。



關(guān)鍵詞: 列邏輯 GAL器件

評(píng)論


技術(shù)專區(qū)

關(guān)閉