FPGA核心知識詳解（3）：那些讓FPGA初學(xué)者糾結(jié)的仿真

　　實現(xiàn)與布線，根據(jù)所選芯片的型號，將綜合輸出的邏輯網(wǎng)表適配到具體的FPGA/CPLD上。實現(xiàn)過程中最主要的過程是布局布線（Place and Route）：布局將邏輯單元合理地適配到FPGA內(nèi)部的固有硬件結(jié)構(gòu)上；布線則根據(jù)布局的拓?fù)浣Y(jié)構(gòu)，利用FPGA內(nèi)部的各種連線資源，合理正確地連接各個元件。時序仿真將布局布線的延時信息反標(biāo)注到設(shè)計網(wǎng)表中進(jìn)行仿真。此時的仿真延時文件信息最全，包含門延時和布線延時，所以布線后仿真最準(zhǔn)確，能較好地反映芯片的實際工作情況。

　　以下是個人拙見：從以上分析，我們可以給文章剛開是提到的那九種仿真名詞中的一些畫等號了。

　　前仿真=功能仿真=行為級仿真=RTL級仿真

　　而后仿真又可以分為兩步，第一步是布線前 仿真，也就是綜合后仿真其目的主要是驗證邏輯功能是否正確，綜合時序是不是正確；第二步是布線后 仿真，也就是后仿真=時序仿真=布局布線后仿真=門級仿真，這一級的仿真最接近于芯片，里面加入了線延遲，可見理解方法七的解釋。