基于高精度Σ-ΔADC和DSP的廣播級數(shù)字音頻延時器

音頻延時器可用于廣播電臺直播節(jié)目，它將音頻信號延時一段時間后播出，以避免主持人的口誤或聽眾熱線中聽眾的一些不健康言論通過廣播媒體傳播，從而實現(xiàn)直播節(jié)目的安全播出。作為廣播級設備，音頻延時器對動態(tài)范圍、失真、信噪比和頻率響應等性能指標要求很高，因此一般采用數(shù)字技術(shù)。采用計算機內(nèi)置全雙工聲卡硬盤，可以以軟件方式實現(xiàn)音頻信號眨時，但使用操作不方便，可靠性較差，性能價格比較低。本文提出的基于高精度∑-ΔADC和DSP芯片的廣播級數(shù)字音頻延時器，具有性能指標高、操作簡便、功能齊全等特點，該設計方案已產(chǎn)品化。

　　1 系統(tǒng)結(jié)構(gòu)

　　1.1 系統(tǒng)構(gòu)成

　　延時器硬件為主從式結(jié)構(gòu)，如圖1所示，主要由單片機M68HC05C8、DSP芯片TMS320C32和音頻編解碼器CS4224等組成。M68HC05C8作為整個系統(tǒng)的主機，完成系統(tǒng)的控制功能。TMS320C32作為系統(tǒng)的核心，完成音頻信號的延時功能。CS4224及音頻輸入輸出調(diào)理電路共同完成音頻信號的A/D和D/A轉(zhuǎn)換。

　　CS4224是高性能的24位音頻編碼解碼器，使用∑-Δ技術(shù)提供全雙工立體聲數(shù)/模和模/數(shù)轉(zhuǎn)換，動態(tài)范圍達105dB，諧波失真和操聲為-97dB，采樣頻率為32kHz、44.1kHz和48kHz可選。芯片采用差動輸入和輸出，片上自帶抗混疊濾波器和輸出平滑濾波器以及數(shù)字去加重濾波電路，具有模擬音量控制，支持主或從工作方式。

　　TMS320C32為低成本、高性能的浮點DSP芯片，非常適合語音數(shù)字信號處理。它支持24位地址總線和32位數(shù)據(jù)總線，可以尋址延時器所需的大容量存儲器。它還具有串行接口，便于和串行音頻數(shù)據(jù)輸入輸出的CS4224接口。

　　M68HC05C8實現(xiàn)人機接口，管理鍵盤顯示和延時器遙控接口，并控制CS4224和TMS320C32的運行。

　　1.2 存儲器接口

　　TMS320C32具有增強型的外部存儲器接口，程序存儲器的寬度可以是16位和32位，數(shù)據(jù)存儲器可以是8/16/32位三種寬度。TMS320C32采用兩組選通信號STRB1和STRB0，其尋址范圍不同。每組選通信號由四個引腳組成，作為片選和額外的地址線，引腳的特性由每組選通信號對應的總線控制寄存器確定。通過設置總線控制寄存器的某些域，可以指定數(shù)據(jù)類型和外部存儲器寬度。

　　延時采用了兩組不同寬度的存儲器。SRAM存儲音頻數(shù)據(jù)，設置存儲器寬度為32位，數(shù)據(jù)類型為32位。由于音頻編解碼器CS4224為24位，因此實際使用24位，由三片8位SRAM構(gòu)成，分別用STRB0_B0～2片選。FLASH芯片28F512存儲用戶音頻信號處理程序，存儲器寬度為8位，用ATRB1_B0片選。

　　存儲器接口主要考慮存儲器速度，以確定需要插入幾個等待狀態(tài)。由于TMS320C32時鐘頻率為40MHz，而FLASH存儲器的存取速度為150ns，SRAM的存取速度為70ns，因此必須插入等待狀態(tài)。TMS320C32具有內(nèi)部可編程的軟件等待狀態(tài)發(fā)生器，通過STRBx控制寄存器的SWW域選擇等待狀態(tài)發(fā)生器的工作模式，并在WTCNT域?qū)懭胄枰却臋C器周期數(shù)。由于程序存儲器和數(shù)據(jù)存儲分別采用STRB1和STRB0選通，因此可以根據(jù)各自的存取速度分別設置所需的機器周期數(shù)。

　　TMS320C32具有程序引導功能。硬件復位時令MCBL/MP引腳為高電平，則工作于微計算機模式，執(zhí)行片內(nèi)的引導程序，將FLASH存儲器中的用戶程序裝入內(nèi)部高速RAM中運行。可以通過引腳的INT0～3確定引導模式，外部存儲器裝入地址根據(jù)存儲器的連接方式選為Boot3區(qū)，不采用握手信號。FLASH存儲器的前端為程序頭，包括引導時TMS320C32必需的信息，如外部存儲器寬度、引導結(jié)束后總線控制寄存器內(nèi)容、各數(shù)據(jù)塊長度、目標存儲器寬度和數(shù)據(jù)類型等。