ARM的未來(lái)低功耗系統(tǒng)設(shè)計(jì)發(fā)展之路

ARM展示了當(dāng)模塊工作在較長(zhǎng)的時(shí)鐘周期中時(shí)，您可以在時(shí)鐘轉(zhuǎn)換期間關(guān)掉組合邏輯電源。如果時(shí)序正確，保持時(shí)間之后關(guān)掉供電，在邏輯需要傳播新?tīng)顟B(tài)時(shí)再恢復(fù)供電，這樣不會(huì)改變寄存器中的序列。根據(jù)某些信息來(lái)源，這一方法能夠把泄漏減小25倍。由于邏輯電源網(wǎng)絡(luò)實(shí)際上成為自己的信號(hào)通路，因此，這一“子時(shí)鐘電源選通”(圖2 )方法會(huì)增加一些晶體管，增大動(dòng)態(tài)功耗，當(dāng)然也會(huì)增加時(shí)序收斂的復(fù)雜度。但是，在電路中降低了25倍，這的確是非常重要的方法。

這就帶來(lái)了怎樣降低寄存器本身泄漏的問(wèn)題，這涉及到在時(shí)鐘轉(zhuǎn)換期間無(wú)法進(jìn)行電源選通的其他電路。Muller說(shuō)，ARM研究了VDD非?？拷踔恋陀赩t。近閾值和亞閾值工作都能夠使電路保持在低速工作，同時(shí)有效降低泄漏。但是都帶來(lái)了復(fù)雜的問(wèn)題。

還沒(méi)有很好的定義什么是近閾值工作。在傳統(tǒng)的MOSFET模型中，晶體管有三種不同的工作模式。飽和模式，此時(shí)，VDD和VSS明顯大于Vt。對(duì)于邏輯，這是正常的ON模式。亞閾值模式，此時(shí)，VGS低于Vt，這是傳統(tǒng)的OFF模式，簡(jiǎn)單模型表示出只有一些很小的泄漏電流從源極流向漏極。在這兩種模式之間是第三種模式，通常稱為線性或者歐姆模式，VGS接近Vt。在這種模式中，假設(shè)MOSFET的行為與柵極壓控電阻相似。

采用目前的短溝道技術(shù)，線性和飽和模式之間的區(qū)別并不明顯。IMEC業(yè)務(wù)開(kāi)發(fā)執(zhí)行副總裁Ludo Deferm評(píng)論說(shuō)：“數(shù)字設(shè)計(jì)人員希望能夠精確的把閾值電壓控制在0.3至0.35 V之間，而工作點(diǎn)正好在這之上。在這一點(diǎn)，短溝道MOSFET已經(jīng)處于電子速度飽和，行為表現(xiàn)與其飽和特性非常接近，但是電流明顯降低。較低的電流有可能會(huì)使邏輯速度降低幾個(gè)數(shù)量級(jí)。雖然速度慢了，但是，傳統(tǒng)的邏輯電路能夠繼續(xù)保持工作，與較高電壓時(shí)相比，每次操作消耗的能量降低了幾個(gè)數(shù)量級(jí)?？傊谶@種模式中，可以在很長(zhǎng)一段時(shí)間周期內(nèi)或者在循環(huán)之間保持寄存器的狀態(tài)不變。這種近閾值工作也可以用于連續(xù)工作系統(tǒng)，以節(jié)省能耗。Muller描述了一種自足的堆棧管芯裝配，它包括太陽(yáng)能電池、普通電池，工作在快速運(yùn)行和電源關(guān)斷模式下的DSP管芯，以及近閾值CPU管芯，所有這些都在一個(gè)有源基底上。

近閾值工作會(huì)遇到很多難題。很明顯，應(yīng)用程序必須要容忍性能的大幅度降低。而Deferm提醒說(shuō)，還有其他引起很大變數(shù)的問(wèn)題。工藝、供電電壓、溫度變化等都會(huì)對(duì)晶體管行為產(chǎn)生很大的影響。為減小這些變化的影響，芯片設(shè)計(jì)人員不僅要依靠其代工線工程師來(lái)保持Vt不變，而且，還需要把管芯使用點(diǎn)電壓穩(wěn)壓器靠近低電壓電路放置，以減小VDD的變化和瞬變。

設(shè)計(jì)人員如果希望更接近Vt，則需要采用更極端的方法。很多研究人員都建議邏輯電路設(shè)計(jì)使用差分信號(hào)和穿通晶體管邏輯，以及用作探測(cè)器的傳感放大器，這些都有助于減小各種變化的影響。但是這類技術(shù)的應(yīng)用畢竟是有限的。IMEC首席科學(xué)家Praveen Raghavan指出：“您可以通過(guò)定制設(shè)計(jì)流程，在隔離模塊中使用低電壓差分技術(shù)。但是，芯片設(shè)計(jì)團(tuán)隊(duì)仍然需要傳統(tǒng)的時(shí)序分析方法。工具則無(wú)法支持這類電路?！?/P>

亞閾值工作

Muller說(shuō)，ARM在低電壓上的興趣并不會(huì)止于Vt。在亞閾值區(qū)，MOSFET源極至漏極電流繼續(xù)響應(yīng)VGS。但是，這一電流現(xiàn)在非常小——泄漏電流，其響應(yīng)會(huì)非常慢。而且，在某些情況下，特別是在必須保持?jǐn)?shù)據(jù)同時(shí)要節(jié)省能耗的系統(tǒng)中，可以讓VDD低于Vt來(lái)工作。對(duì)于邏輯設(shè)計(jì)人員，這是尚未開(kāi)發(fā)的領(lǐng)域，只有很少的專業(yè)模擬專家有所涉及。

Raghavan說(shuō)：“對(duì)于正常的體晶體管，通過(guò)亞閾值工作，可以讓能耗降低十倍。但是性能降低了100到1000倍，工藝變化的影響會(huì)非常大。”而finFET的出現(xiàn)會(huì)有所改變，Raghavan建議，“我們希望finFET能夠讓我們更好的控制Vt，亞閾值工作對(duì)性能造成的影響會(huì)小很多，可能只有50倍?！眮嗛撝倒ぷ麟m然可能一直需要進(jìn)行定制設(shè)計(jì)，但是至少會(huì)有較為廣泛的應(yīng)用。

亞時(shí)鐘電源選通和近閾值或者亞閾值工作為CMOS電路超低泄漏工作開(kāi)辟了新