2.4GHz動(dòng)態(tài)CMOS分頻器的設(shè)計(jì)

1 引言

分頻器是鎖相環(huán)電路中的基本單元，是鎖相環(huán)中工作在最高頻率的單元電路。傳統(tǒng)分頻器常用先進(jìn)的高速工藝技術(shù)實(shí)現(xiàn)，如雙極、gaas、sige工藝等。隨著cmos器件的尺寸越來(lái)越小，可用深亞微米的cmos工藝制造高速分頻器。由于cmos器件的價(jià)格低廉，因而高速cmos分頻器有著廣闊的市場(chǎng)前景。筆者給出1種利用0.6μm cmos工藝制造的2.4ghz動(dòng)態(tài)前置雙模分頻器，該分頻器的最高輸入頻率可以達(dá)到3ghz。

2 分頻電路的結(jié)構(gòu)

鎖相環(huán)及前置分頻器的結(jié)構(gòu)如圖1所示，vco的輸出直接與分頻器第1級(jí)÷2電路相連，這是整個(gè)分頻器中頻率最高的部分，也是最難設(shè)計(jì)的部分。接著信號(hào)進(jìn)入÷4/5雙模前置分頻器，該部分電路的頻率仍然較高，模數(shù)的選擇由靜態(tài)的吞除計(jì)數(shù)器控制。4/5電路的原理如圖2所示，當(dāng)mc＝1時(shí)，分頻器模塊為4，反之為5。

3 單元電路的設(shè)計(jì)

3.1 第1極÷2電路

3.1.1 3種典型的分頻電路

在鎖相環(huán)中，分頻器第1級(jí)頻率最高，近幾年國(guó)外普遍采用的高速cmos分頻電路主要有3種。第1種是靜態(tài)scl電路（見(jiàn)圖3），是由ecl電路結(jié)構(gòu)演變的，相比傳統(tǒng)的靜態(tài)分頻器，由于電路的擺幅較小，因而電路的工作速度快，第2種是動(dòng)態(tài)tspc電路，采用單相時(shí)鐘（tspc）電路技術(shù)，使構(gòu)成分頻電路的元件數(shù)目減少，從而提高電路的工作速度，同時(shí)這種電路功耗極低，經(jīng)典結(jié)構(gòu)圖如圖4（a）所示的9管dff。j.navarro在tspc技術(shù)的基礎(chǔ)上于1997年提出了e－tspc技術(shù)[6]；第3種是注鎖式（injected－locked）電路，由于要使用電感器，因而它的體積過(guò)大且工藝難度高，很少被廣泛使用。

典型的scl2分頻器包括尾電流源和源負(fù)載在內(nèi)需要20個(gè)晶體管（見(jiàn)圖3），晶體無(wú)法做到小尺寸[2]，所以輸入電容很大甚至超過(guò)管本身輸入電容，導(dǎo)致要在vco與scl分頻電路加緩沖；另外，前2級(jí)分頻器工作在很高的頻率，會(huì)耗散總功率的一半[3]。因而對(duì)scl分頻器而言鎖相環(huán)總功耗很高。單相時(shí)鐘（tspc）電路除具有很高的頻率外，晶體管的數(shù)量少且尺寸小，所以功耗極低，因而經(jīng)常在前置分頻器中采用。tspc分頻器的不足是噪聲性能不佳，因?yàn)槭莿?dòng)態(tài)的單端結(jié)構(gòu)，所以受噪聲的影響比差分的scl電路容易，具體采用哪種電路結(jié)構(gòu)應(yīng)視情況而定。在0.6μm工藝參數(shù)的條件下，scl÷2分頻電路的最高工作頻率僅為910mhz，功耗為12mw[4]，筆者采用0.6μm工藝設(shè)計(jì)的tspc÷2分頻電路在電源電壓為5v時(shí)的頻率最高可達(dá)3ghz，功耗僅有2mw。

3.1.2 具體電路

設(shè)計(jì)的第1級(jí)÷2分頻器的結(jié)構(gòu)如圖4（b）所示，它是傳統(tǒng)的tspc的改進(jìn)型，此電路改變了信號(hào)回路，目前是為了降低內(nèi)部節(jié)點(diǎn)電容[5]，提高工作速度。經(jīng)過(guò)對(duì)每個(gè)晶體管尺寸的調(diào)整，電路工作頻率范圍為2ghz－3ghz。與scl相比，tspc僅有9個(gè)晶體管，且柵長(zhǎng)可取到最小值（0.6μm）。通過(guò)對(duì)源電流的仿真可以看到電路結(jié)構(gòu)緊密，晶體管少，電路功耗極低。

3.2 雙模前置分頻電路的設(shè)計(jì)

圖5（a）所示為÷2/3雙模前置分頻電路的邏輯，采用同步工作方式，具體電路如圖5（b）所示，該電路采用e－tspc技術(shù)，相比傳統(tǒng)的門電路，雖增加了2個(gè)晶體管，但開(kāi)關(guān)速度更快[6]；并且在單阱工藝條件下，電路不受體效應(yīng)影響。由于采用tspc技術(shù)，柵長(zhǎng)仍然為0.6μm。對(duì)于隨后1級(jí)的÷2和÷32電路而言，因?yàn)楣ぷ黝l率已大大降低，可工作在異步方式，所以只需將圖4（b）所示的電路作為÷2單元串聯(lián)起來(lái)即可。經(jīng)仿真表明，電路符合設(shè)計(jì)要求。

4 仿真波形與電路特性

采用cmsc公司的0.6μm n 阱雙層金屬cmos模型進(jìn)行了電路的仿真和模擬。仿真工具是synopsys公司的hspice和agilent公司的ads。

分頻器輸入信號(hào)的最小幅度的是在正確輸出的前提下獲得的，也叫輸入信號(hào)靈敏度。隨著電源電壓的下降，分頻器工作的最高頻率下降得很快，這可以看作在低壓環(huán)境下tspc相對(duì)scl的劣勢(shì)。仿真結(jié)果表明輸入幅度至少需要1.2v才能使電路工作在3ghz，而工作頻率在2.4ghz左右時(shí)，僅需不到200mv的信號(hào)幅度，這說(shuō)明該電路可以用在2.4ghz ism頻段。

表1列出本分頻器參數(shù)與幾篇文獻(xiàn)介紹的分頻器參數(shù)的對(duì)比，所有的分頻器均采用cmos工藝。必須的主要參數(shù)是工藝、最高輸入頻率、電源電壓和功耗。

5 結(jié)束語(yǔ)

利用0.6μm cmos工藝設(shè)計(jì)了一種采用tspc和e－tspc技術(shù)的動(dòng)態(tài)雙模前置分頻器，可以工作在2.4ghz ism頻段，最高工作頻率達(dá)到3ghz。分頻器工作在高頻率時(shí)的電容寄生效應(yīng)小，電源電壓為5v時(shí)，功耗約為8mw。頻率為2.4ghz時(shí)，輸入信號(hào)幅度僅為190mv，可以應(yīng)用在2.4ghz ism頻段的鎖相環(huán)或頻率合成器電路中。