基于FPGA與色敏傳感器的顏色識(shí)別系統(tǒng)2

4 數(shù)字部分

　　本次設(shè)計(jì)的核心地方是數(shù)字部分，系統(tǒng)的搭建是基于Altera公司的NiosII處理器。

　　電壓信號(hào)經(jīng)過濾波處理，被傳送到A／D轉(zhuǎn)換器，經(jīng)過A／D轉(zhuǎn)換得到數(shù)字信號(hào)，為數(shù)字部分對(duì)信號(hào)的識(shí)別處理作準(zhǔn)備。根據(jù)所選用的色敏傳感器的工作原理，用 SOPC系統(tǒng)進(jìn)行控制，對(duì)3路模擬電路信號(hào)進(jìn)行同步的A／D轉(zhuǎn)換以增強(qiáng)系統(tǒng)準(zhǔn)確性。在保證可靠性和精度的前提下，為降低系統(tǒng)成本，滿足對(duì)輸入數(shù)字信號(hào)倍數(shù)的要求，A／D轉(zhuǎn)換器選用8位串行輸出的ADC0809轉(zhuǎn)換器。采用NiosII軟核搭建的FPGA系統(tǒng)處理數(shù)字信號(hào)，主要經(jīng)過以下操作：

　　①中值濾波，進(jìn)一步去除干擾信號(hào)；

　?、诓閷?duì)數(shù)表，查數(shù)據(jù)所對(duì)應(yīng)的對(duì)數(shù)值；

　?、矍髮?duì)數(shù)比，對(duì)分別采集到的2個(gè)數(shù)據(jù)求對(duì)數(shù)比，為判斷是哪種顏色提供依據(jù)；

　?、茱@示顏色識(shí)別結(jié)果，亮不同的燈來表明所識(shí)別出來的不同顏色。

　　4．1 硬件設(shè)計(jì)

　　在FPGA芯片上搭建一個(gè)NiosII處理器系統(tǒng)，包括可配置的NiosII CPU軟核、與CPU相連接的片內(nèi)設(shè)備和存儲(chǔ)器，以及與片外設(shè)備和存儲(chǔ)器相連的接口等。

　　NiosII處理器是Altera公司的第二代用戶可配置的通用32位RISC軟核微處理器，是Altera公司特有的基于通用FPGA架構(gòu)的CPU軟核。NiosII系統(tǒng)是在。NiosII處理器基礎(chǔ)上添加片上(FPGA)設(shè)備、存儲(chǔ)器以及片外設(shè)備和存儲(chǔ)器接口所組成的系統(tǒng)。Ni-osII具有明顯的優(yōu)勢(shì)：

　　①NiosII處理器具有靈活的外設(shè)配置和地址映射。由于NiosII處理器和片上設(shè)備及接口具有軟核特性，設(shè)計(jì)者可以為設(shè)計(jì)目標(biāo)量身定做合適的 NiosII處理器系統(tǒng)，既可以增加CPU的功能，提高處理器的系統(tǒng)性能，也可以對(duì)不必要的處理器性能和外設(shè)進(jìn)行剪裁，以滿足低成本的小型系統(tǒng)設(shè)計(jì)。另外，訪問存儲(chǔ)器和外設(shè)的軟件一般與地址分配無關(guān)。

　?、贜iosII系統(tǒng)可以自動(dòng)創(chuàng)建，Altera的SOPC Biulder設(shè)計(jì)工具使處理器的配置全自動(dòng)完成，能自動(dòng)產(chǎn)生并編程FPGA的硬件設(shè)計(jì)。系統(tǒng)的創(chuàng)建不需要設(shè)計(jì)者進(jìn)行任何的底層原理圖和硬件描述語言(HDL)設(shè)計(jì)。

　?、跱iosII處理器系統(tǒng)可以定制指令，從而增強(qiáng)系統(tǒng)的性能。

　　正是基于這些優(yōu)點(diǎn)，本設(shè)計(jì)最終選用NiosII處理器系統(tǒng)來完成顏色信號(hào)的處理和識(shí)別。如圖4所示，NiosII處理器系統(tǒng)的片上系統(tǒng)包括NiosII CPU、片上RAM、定時(shí)器、ADC接口、Avalon總線、Avalon三態(tài)橋、PIO、JTAGUART等部分。另外，在片外擴(kuò)展了Flash(用來存放程序和相應(yīng)的數(shù)據(jù))和SSRAM(相當(dāng)于內(nèi)存)。

　　具體器件的選擇如表2所列。