采樣時(shí)鐘抖動(dòng)對ADC信噪比的影響及抖動(dòng)時(shí)鐘電路

　　在確定采樣頻率后，如果并不要求時(shí)鐘產(chǎn)生電路產(chǎn)生的時(shí)鐘可變的話，就可采用基于溫度補(bǔ)償晶振的時(shí)鐘產(chǎn)生方法。首先由公式(2)根據(jù)所需的ADC信噪比確定最大容許的時(shí)鐘抖動(dòng)，然后由公式(5)反推出最大容忍的相位噪聲基底，最后給出不同頻率偏差點(diǎn)上的相位噪聲特性并交由晶振制作工廠定制即可。這是一種最簡單的時(shí)種產(chǎn)生方法，基本不需要作太多調(diào)試，但它只適合固定時(shí)鐘采樣的情況。

　　在利用上述兩種方法產(chǎn)生采樣時(shí)鐘時(shí)，一個(gè)值得注意的地方就是采樣時(shí)鐘電路應(yīng)盡可能與存在噪聲的數(shù)字系統(tǒng)獨(dú)立開來，在采樣時(shí)鐘的通路中也不應(yīng)該有邏輯門電路，一般來說，一個(gè)邏輯門將會產(chǎn)生幾個(gè)皮秒甚至十幾皮秒的定時(shí)抖動(dòng)。在設(shè)計(jì)時(shí)應(yīng)該把采樣時(shí)鐘產(chǎn)生電路和系統(tǒng)的數(shù)字及模擬部分分離。

　　結(jié)語

　　本文首先分析了采樣時(shí)鐘抖動(dòng)對ADC信噪比性能的影響，然后指出產(chǎn)生時(shí)種抖動(dòng)的原因，最后給出了兩種實(shí)用的采樣時(shí)鐘產(chǎn)生方案：基于低相位噪聲VCO的可變采樣時(shí)鐘及基于極低相位噪聲溫度補(bǔ)償晶振的非可變采樣時(shí)鐘的產(chǎn)生方法。