雙CPU之間的數(shù)據(jù)通信實(shí)現(xiàn)

圖2中雙口RAM CY7C133的讀寫信號以及鎖存器74HC373的使能信號的產(chǎn)生如圖3所示。其中，WR是89C52的寫控制信號，RD是89C52的讀控制信號，A0是89C52的地址最低位，A15是地址最高位，R/W是TMS320C32的讀寫控制信號，BUSYL接89C52的P1口的一個引腳（具體可根據(jù)系統(tǒng)實(shí)際情形自行選擇，圖中未畫出），BUSYR接TMS320C32的READY信號。

下面討論一下89C52對雙口RAM的讀寫過程。當(dāng)89C52對雙口RAM進(jìn)行讀數(shù)據(jù)時，由圖3可知此時A0應(yīng)為低電平，不妨假設(shè)地址為0x1000h，則存儲在雙口RAM中該地址處的16位數(shù)據(jù)同時被讀出，由于高8位數(shù)據(jù)線與89C52的8位數(shù)據(jù)線直接相連，所以高8位數(shù)據(jù)被立即讀入89C52中。同時，根據(jù)圖3中各信號的相互邏輯關(guān)系不難判斷，U3的使能信號LE有效（高電平），OE無效（低電平），因而低8位數(shù)據(jù)被送入U3 中鎖存起來。接著89C52再進(jìn)行一次讀操作，這時地址變?yōu)?x1001h，由于A0變成高電平，雙口RAM的讀使能信號變成無效電平，所以此次讀操作對雙口RAM不產(chǎn)生影響。再來看U3的使能信號LE和OE的變化情況，顯然LE變成了無效電平，而OE變成了有效電平，上次被鎖存的數(shù)據(jù)（即雙口RAM的低8位數(shù)據(jù)）被送入89C52。當(dāng)89C52對雙口RAM進(jìn)行寫入操作時，注意此時A0應(yīng)為高電平，不妨假設(shè)地址為0x100Ch，同樣可根據(jù)圖3判斷U2的使能信號LE和OE均為有效電平，因而數(shù)據(jù)被同時寫入雙口RAM中（即此時雙口RAM的高8位數(shù)據(jù)和低8位相同）；接著89C52再進(jìn)行一次寫操作，此時地址變?yōu)?x100Dh，由于A0變成低電平，U2的片選為無效電平，U2被封鎖，數(shù)據(jù)寫入雙口RAM的高8位。從上面的分析可知，利用最低地址位A0的不同電平，89C52通過兩次連續(xù)的讀或?qū)懖僮?，成功地?shí)現(xiàn)了對雙口RAM中數(shù)據(jù)的讀或?qū)懀徊贿^是讀入時是先讀入高8位，后讀入低8位；而寫入則是先寫入低8位，后寫入高8位。

4 軟件實(shí)現(xiàn)方案

雙口RAM必須采用一定的機(jī)制來協(xié)調(diào)左右兩邊CPU對它的讀寫操作，否則會出現(xiàn)讀寫數(shù)據(jù)的錯誤。通?？梢杂弥袛唷⒂布?、令牌和軟件這四種方式來協(xié)調(diào)雙方，本文采用的是軟件方式。從上面的分析中我們可以得知，在接口電路中實(shí)際上已經(jīng)利用89C52的最低地址位A0把雙口RAM的存儲空間分為奇、偶地址兩個空間。其中，奇地址空間專供89C52寫，偶地址空間專供89C52讀。那么我們只需對TMS320C32的軟件作相應(yīng)處理即可，也就是說，TMS320C32對雙口RAM的奇地址空間只讀，對偶地址空間只寫。這樣就避免了TMS320C32和89C52對雙口RAM同一地址單元的寫入操作。另外，在對雙口RAM進(jìn)行訪問之前，CPU首先對本端的BUSY信號進(jìn)行查詢，只有本端/BUSY信號無效時才進(jìn)行讀寫操作，進(jìn)一步保證了數(shù)據(jù)讀寫的可靠性。

5 結(jié)束語

通過雙口RAM實(shí)現(xiàn)雙CPU之間的數(shù)據(jù)通信，極大地提高了數(shù)據(jù)傳輸速度和可靠性，滿足了控制系統(tǒng)的實(shí)時、高速的控制要求。本文所設(shè)計(jì)的89C52與雙口RAM之間的接口電路簡單實(shí)用，成功解決了它們總線匹配的問題，對其他類似需要總線擴(kuò)展的系統(tǒng)也有一定的參考價值。