基于ZigBee技術(shù)的射頻芯片CC2430
引言
zigbee采用ieee802.15.4標(biāo)準(zhǔn),利用全球共用的公共頻率2.4 ghz,應(yīng)用于監(jiān)視、控制網(wǎng)絡(luò)時(shí),其具有非常顯著的低成本、低耗電、網(wǎng)絡(luò)節(jié)點(diǎn)多、傳輸距離遠(yuǎn)等優(yōu)勢(shì),目前被視為替代有線監(jiān)視和控制網(wǎng)絡(luò)領(lǐng)域最有前景的技術(shù)之一。
cc2430芯片以強(qiáng)大的集成開發(fā)環(huán)境作為支持,內(nèi)部線路的交互式調(diào)試以遵從ide的iar工業(yè)標(biāo)準(zhǔn)為支持,得到嵌入式機(jī)構(gòu)很高的認(rèn)可。它結(jié)合chipcon公司全球先進(jìn)的zigbee協(xié)議棧、工具包和參考設(shè)計(jì),展示了領(lǐng)先的zigbee解決方案。其產(chǎn)品廣泛應(yīng)用于汽車、工控系統(tǒng)和無線感應(yīng)網(wǎng)絡(luò)等領(lǐng)域,同時(shí)也適用于zigbee之外2.4 ghz頻率的其他設(shè)備。
1 cc2430芯片的主要特點(diǎn)
cc2430芯片延用了以往cc2420芯片的架構(gòu),在單個(gè)芯片上整合了zigbee 射頻(rf)前端、內(nèi)存和微控制器。它使用1個(gè)8位mcu(8051),具有128 kb可編程閃存和8 kb的ram,還包含模擬數(shù)字轉(zhuǎn)換器(adc)、幾個(gè)定時(shí)器(timer)、aes128協(xié)同處理器、看門狗定時(shí)器(watchdogtimer)、32 khz晶振的休眠模式定時(shí)器、上電復(fù)位電路(poweronreset)、掉電檢測(cè)電路(brownoutdetection),以及21個(gè)可編程i/o引腳。
cc2430芯片采用0.18 μm cmos工藝生產(chǎn),工作時(shí)的電流損耗為27 ma;在接收和發(fā)射模式下,電流損耗分別低于27 ma或25 ma。cc2430的休眠模式和轉(zhuǎn)換到主動(dòng)模式的超短時(shí)間的特性,特別適合那些要求電池壽命非常長(zhǎng)的應(yīng)用。
cc2430芯片的主要特點(diǎn)如下:
◆ 高性能和低功耗的8051微控制器核。
◆ 集成符合ieee802.15.4標(biāo)準(zhǔn)的2.4 ghz的 rf無線電收發(fā)機(jī)。
◆ 優(yōu)良的無線接收靈敏度和強(qiáng)大的抗干擾性。
◆ 在休眠模式時(shí)僅0.9 μa的流耗,外部的中斷或rtc能喚醒系統(tǒng);在待機(jī)模式時(shí)少于0.6 μa的流耗,外部的中斷能喚醒系統(tǒng)。
◆ 硬件支持csma/ca功能。
◆ 較寬的電壓范圍(2.0~3.6 v)。
◆ 數(shù)字化的rssi/lqi支持和強(qiáng)大的dma功能。
◆ 具有電池監(jiān)測(cè)和溫度感測(cè)功能。
◆ 集成了14位模數(shù)轉(zhuǎn)換的adc。
◆ 集成aes安全協(xié)處理器。
◆ 帶有2個(gè)強(qiáng)大的支持幾組協(xié)議的usart,以及1個(gè)符合ieee 802.15.4規(guī)范的mac計(jì)時(shí)器,1個(gè)常規(guī)的16位計(jì)時(shí)器和2個(gè)8位計(jì)時(shí)器。
◆ 強(qiáng)大和靈活的開發(fā)工具。
2 cc2430芯片的引腳功能
cc2430芯片采用7 mm×7mm qlp封裝,共有48個(gè)引腳。全部引腳可分為i/o端口線引腳、電源線引腳和控制線引腳三類。
2.1 i/o端口線引腳功能
cc2430有21個(gè)可編程的i/o口引腳,p0、p1口是完全的8位口,p2口只有5個(gè)可使用的位。通過軟件設(shè)定一組sfr寄存器的位和字節(jié),可使這些引腳作為通常的i/o口或作為連接adc、計(jì)時(shí)器或usart部件的外圍設(shè)備i/o口使用。
i/o口有下面的關(guān)鍵特性:
◆ 可設(shè)置為通常的i/o口,也可設(shè)置為外圍i/o口使用。
◆ 在輸入時(shí)有上拉和下拉能力。
◆ 全部21個(gè)數(shù)字i/o口引腳都具有響應(yīng)外部的中斷能力。如果需要外部設(shè)備,可對(duì)i/o口引腳產(chǎn)生中斷,同時(shí)外部的中斷事件也能被用來喚醒休眠模式。
1~6腳(p1_2~ p1_7):具有4 ma輸出驅(qū)動(dòng)能力。
8,9腳(p1_0,p1_1):具有20 ma的驅(qū)動(dòng)能力。
11~18腳(p0_0 ~p0_7):具有4 ma輸出驅(qū)動(dòng)能力。
43,44,45,46,48腳(p2_4,p2_3,p2_2,p2_1,p2_0):具有4 ma輸出驅(qū)動(dòng)能力。
2.2 電源線引腳功能
7腳(dvdd):為i/o提供2.0~3.6 v工作電壓。
20腳(avdd_soc):為模擬電路連接2.0~3.6 v的電壓。
23腳(avdd_rreg):為模擬電路連接2.0~3.6 v的電壓。
24腳(rreg_out):為25,27~31,35~40引腳端口提供1.8 v的穩(wěn)定電壓。
25腳 (avdd_if1 ):為接收器波段濾波器、模擬測(cè)試模塊和vga的第一部分電路提供1.8 v電壓。
27腳(avdd_chp):為環(huán)狀濾波器的第一部分電路和充電泵提供1.8 v電壓。
28腳(vco_guard):vco屏蔽電路的報(bào)警連接端口。
29腳(avdd_vco):為vco和pll環(huán)濾波器最后部分電路提供1.8 v電壓。
30腳(avdd_pre):為預(yù)定標(biāo)器、div2和lo緩沖器提供1.8 v的電壓。
31腳(avdd_rf1):為lna、前置偏置電路和pa提供1.8 v的電壓。
33腳(txrx_switch): 為pa提供調(diào)整電壓。
35腳(avdd_sw): 為lna/pa交換電路提供1.8 v電壓。
36腳(avdd_rf2): 為接收和發(fā)射混頻器提供1.8 v電壓。
37腳(avdd_if2): 為低通濾波器和vga的最后部分電路提供1.8 v電壓。
38腳(avdd_adc): 為adc和dac的模擬電路部分提供1.8 v電壓。
39腳(dvdd_adc): 為adc的數(shù)字電路部分提供1.8 v電壓。
40腳(avdd_dguard): 為隔離數(shù)字噪聲電路連接電壓。
41腳(avdd_dreg): 向電壓調(diào)節(jié)器核心提供2.0~3.6 v電壓。
42腳(dcoupl): 提供1.8 v的去耦電壓,此電壓不為外電路所使用。
47腳(dvdd): 為i/o端口提供2.0~3.6 v的電壓。
2.3 控制線引腳功能
10腳(reset_n): 復(fù)位引腳,低電平有效。
19腳(xosc_q2): 32 mhz的晶振引腳2。
21腳(xosc_q1): 32 mhz的晶振引腳1,或外部時(shí)鐘輸入引腳。
22腳(rbias1): 為參考電流提供精確的偏置電阻。
26腳(rbias2): 提供精確電阻,43 kω,±1%。
32腳(rf_p): 在rx期間向lna輸入正向射頻信號(hào);在tx期間接收來自pa的輸入正向射頻信號(hào)。
34腳(rf_n): 在rx期間向lna輸入負(fù)向射頻信號(hào);在tx期間接收來自pa的輸入負(fù)向射頻信號(hào)。
43腳 (p2_4/xosc_q2): 32.768 khz xosc的2.3端口。
44腳 (p2_4/xosc_q1): 32.768 khz xosc的2.4端口。
3 電路典型應(yīng)用
3.1 硬件應(yīng)用電路
cc2430芯片需要很少的外圍部件配合就能實(shí)現(xiàn)信號(hào)的收發(fā)功能。圖1為cc2430芯片的一種典型硬件應(yīng)用電路。
電路使用一個(gè)非平衡天線,連接非平衡變壓器可使天線性能更好。電路中的非平衡變壓器由電容c341和電感l(wèi)341、l321、l331以及一個(gè)pcb微波傳輸線組成,整個(gè)結(jié)構(gòu)滿足rf輸入/輸出匹配電阻(50 ω)的要求。內(nèi)部t/r交換電路完成lna和pa之間的交換。r221和r261為偏置電阻,電阻r221主要用來為32 mhz的晶振提供一個(gè)合適的工作電流。用1個(gè)32 mhz的石英諧振器(xtal1)和2個(gè)電容(c191和c211)構(gòu)成一個(gè)32 mhz的晶振電路。用1個(gè)32.768 khz的石英諧振器(xtal2)和2個(gè)電容(c441和c431)構(gòu)成一個(gè)32.768 khz的晶振電路。電壓調(diào)節(jié)器為所有要求1.8 v電壓的引腳和內(nèi)部電源供電,c241和c421電容是去耦合電容,用來電源濾波,以提高芯片工作的穩(wěn)定性。
3.2 軟件編程
由于篇幅限制,下面僅給出在32 mhz系統(tǒng)時(shí)鐘下,用dma向閃存內(nèi)部寫入程序的流程圖和部分源代碼。dma向flash寫程序流程如圖2所示。
mov dptr,#dmacfg ;為dma通道結(jié)構(gòu)設(shè)定一
;個(gè)帶有地址的數(shù)據(jù)指針,
;開始寫入dma結(jié)構(gòu)
mov a,#src_hi ?。辉磾?shù)據(jù)的高位地址
movx @dptr ,a
inc dptr
mov a,#src_lo ??;源數(shù)據(jù)的低位地址
movx @dptr,a
inc dptr
mov a,#0dfh ;高位地址的定義
mov x@dptr,a
inc dptr
mov a,#0afh ;低位地址的定義
movx @dptr,a
inc dptr
mov a,#blk_len ;數(shù)據(jù)的長(zhǎng)度
movx @dptr,a
inc dptr
mov a,#012h ;8位,單模式,flash觸發(fā)器使用
movx @dptr,a
inc dptr
mov a,#042h ??;屏蔽中斷,dma高通道優(yōu)先
movx @dptr,a
mov dma0cfgl,#dmacfg_lo ;為當(dāng)前的dma結(jié)
;構(gòu)設(shè)置開始地址
mov dma0cfgh,#dmacfg_hi
mov dmaarm,#01h ;設(shè)置dma的0通道
mov faddrh,#00h ;設(shè)置閃存高位地址
mov faddrl,#01h ;設(shè)置閃存低位地址
mov fwt,#2ah ;設(shè)置閃存計(jì)時(shí)
mov fctl,#02h ??;開始向閃存寫程序
結(jié)語
目前,國(guó)內(nèi)外嵌入式射頻芯片中,cc2430芯片是性能最好、功能更強(qiáng)的一個(gè)。它結(jié)合了市場(chǎng)領(lǐng)先的zstacktm zigbeetm協(xié)議軟件和其他chipcon公司的軟件工具,為開發(fā)出無接口、緊湊、高性能和可靠的無線網(wǎng)絡(luò)產(chǎn)品提供了便利。相信在未來幾年,它的應(yīng)用將會(huì)涉及到社會(huì)的更多領(lǐng)域。
評(píng)論